FPGA论坛

FPGA论坛、CPLD论坛是中国电子网技术论坛热门版块之一，丰富的技术资源下载，软件下载，源码下载，FPGA及CPLD等可编程逻辑技术设计经验交流,分享，视频课程，在线学习。

海量FPGA源码、软件下载：dl.21ic.com
在线视频培训：open.21ic.com
承接外包项目：project.21ic.com

本版专家: feihufuture, jameswangchip, yulunna

收藏本版 |订阅

今日: 1|主题: 14411|帖子: 104957

12 3 4 5 6 7 8 9 / 9 页下一页

返回发新帖

本版赏金已达 91.21元(功能说明)论坛赏金排名第 74 名

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖



[verilog] 寻找对RISCV众核并行计算感兴趣的伙伴 RISC 函数线程 gdzz 2026-3-28 13:46 0 37
[verilog] 两套夏宇闻 verilog HLD 视频课程 ...2 3 verilog verilo HID hetao877 2026-3-11 13:28 46 55926
[verilog] NVMe高速传输之摆脱XDMA设计38：NVMe 指令提交与完成机制验证与分析2 指令设计 xianuser 2025-11-28 08:28 0 693
[verilog] NVMe高速传输之摆脱XDMA设计37：NVMe 指令提交与完成机制验证与分析指令设计 xianuser 2025-11-27 08:28 0 733
[verilog] 黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇资料包 ...2 3 HDL verilog 建模 hetao877 2025-11-22 13:28 54 68896
[verilog] NVMe高速传输之摆脱XDMA设计20: PCIe的TLP读处理 xianuser 2025-9-11 08:02 0 8052
[verilog] NVMe高速传输之摆脱XDMA设计18: PCIe请求模块设计（下） xianuser 2025-9-8 10:40 0 8086
[verilog] NVMe高速传输之摆脱XDMA设计16: 队列管理模块设计（下） xianuser 2025-9-3 14:14 0 8021
[verilog] NVMe高速传输之摆脱XDMA设计14: NVMe 控制模块设计 xianuser 2025-8-29 11:28 0 8313
[verilog] NVMe高速传输之摆脱XDMA设计12: PCIe初始化 xianuser 2025-8-25 15:19 0 8465
[verilog] RDMA over RoCE V2设计2：系统框架设计考虑 xianuser 2025-8-15 11:36 0 8918
[verilog] NVMe高速传输之摆脱XDMA设计6:系统控制模块设计 PCIe 控制模块 NVME xianuser 2025-6-29 18:01 0 9716
[verilog] 自动售货机 Verilog 语言状态机 FPGA 源代码论文完整程序及... FPGA verilog 源代码 zszcn 2024-9-26 11:23 1 12594
[verilog] 抄篇作文-顶层模块&子模块 npu 函数代码 mbutterfly 2024-9-14 08:26 0 12930
[verilog] verilog实现 floor, round 四舍五入和 saturation 操作 verilog round yg99992 2024-5-19 14:39 3 15928
[verilog] verilog仿真文件数组初始化出错 verilo verilog 仿真比神乐 2023-10-28 09:49 2 4569
[verilog] 统计数据中1的个数的问题比神乐 2023-10-28 09:49 6 6099
[verilog] 初学者verilog代码编写上的请教 FPGA verilog 哈哈哈270752 2023-10-25 14:31 0 3805
[verilog] 请教高手 wire类型变量条件下如何赋值 zzbbjj 2022-11-18 12:29 0 1932
[verilog] 3—8译码器仿真错误 verilog FPGA shgij123 2022-7-20 00:36 0 1435
[verilog] 求助：Verilog设计一个2位4输入最大数值检测电路设计检测电路 verilog 小张001 2022-6-20 07:45 1 2730
[verilog] 一个位宽为32的reg寄存器怎么能在一个时钟确定其中1比特所在的位置，并全部输出时钟输出 afusimida 2022-6-5 09:39 1 2551
[verilog] 有没有大佬帮忙看看我这个有没有问题呀，发送0A01 chipscope 总是抓到c0 ChipScope Output TPU dddxsdd 2021-11-30 20:04 0 1830
[verilog] ISE 13.4 遇到 Process "Place & Route" failed fpga引脚约束 Xilinx FPGA 技术交流 WeToget 2021-11-2 17:36 1 5143
[verilog] 一种浅显的脉宽控制的方案脉宽控制 se npu 邹逸谦 2021-9-30 10:52 0 6504
[verilog] verilog高手看看我的reg变量判断为啥第二种写法编译报错呢？ verilog 编译 ge (⊙o⊙)你 2021-5-10 15:20 18 2096
[verilog] 基于Xilinx FPGA的数字频域干扰抵消器 FPGA XILINX 信号梅花望青竹 2021-4-19 15:39 10 3429
[verilog] FPGA入门小白 FPGA 代码 ADC hiefun 2021-4-4 17:20 4 1023
[verilog] 编写了两个文件，配置了输出口编写 PWM fengyu2513 2021-3-8 19:36 3 857
[verilog] verilog中可综合与不可综合语句（转载，侵删） verilog verilo 仿真一个拥抱 2021-1-12 10:52 0 1011

12 3 4 5 6 7 8 9 / 9 页下一页

今日: 1|主题: 14411|帖子: 104957

快速发帖