EDA 技术

今日: 0|主题: 7696|帖子: 42846 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 9913
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 9689
[Verilog HDL] 编译预处理 meter parameter gaochy1126 2024-9-28 16:02 0 9764
[Verilog HDL] 综合语法触发 FOR 信号 gaochy1126 2024-9-28 16:01 0 9888
[Verilog HDL] Verilog学习经验分享电路经验分享学习 gaochy1126 2024-9-28 16:00 0 9772
[Verilog HDL] Verilog HDL verilog verilo hd gaochy1126 2024-9-28 15:59 0 9758
[Verilog HDL] 有限状态机有限状态机 gaochy1126 2024-1-29 21:59 0 16054
[Verilog HDL] verilog基础——always、initial RS ST verilo gaochy1126 2023-11-30 20:54 0 11065
[Verilog HDL] Verilog中“=”和“<=”的区别 gaochy1126 2023-11-30 20:52 0 11413
[Verilog HDL] 一文带你了解verilog基础语法 verilo verilog gaochy1126 2023-11-30 20:51 0 11361
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 11743
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 11256
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12347
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 12037
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 12061
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12294
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12391
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12069
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12062
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 11995
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 11898
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 12132
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 11623
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10689
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10637
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10525
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10718
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 10892
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 11073
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11309
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10695
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9855
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10264
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 9990
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10188
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 10160
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9694
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9735
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9534
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 9963