EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 11683
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 11216
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12308
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 12024
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 12044
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12282
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12367
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12041
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12048
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 11987
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 11887
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 12124
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 11597
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10676
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10625
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10518
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10706
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 10862
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 11061
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11267
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10658
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9841
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10225
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 9967
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10151
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 10129
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9677
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9724
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9510
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 9929
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9526
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 9043
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8201
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8535
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8331
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8433
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8501
[Verilog HDL] 毛刺滤除的代码应该如何写如图时钟信号 gaochy1126 2023-2-28 22:19 24 3877
[Verilog HDL] 组合逻辑电路毛刺产生原因及防止办法输出信号 gaochy1126 2023-2-28 22:17 24 3779
[Verilog HDL] Verilog中reg和wire的区别总结设计输入输出模块 gaochy1126 2023-2-28 22:15 24 3440