FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14230|帖子: 104423 收藏 (179)

1 ... 125 126 127 128129130 131 132 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] Error: Quartus II Shell was unsuccessful. ce shell qqqlijie 2014-8-28 09:48 0 1227
LVDS与TTL转换 LVDS TTL 信号 3008202060 2014-8-27 08:42 12 2891
[FPGA] 开发板STM32换FPGA FPGA STM32 开发板 chwq105 2014-8-27 08:19 4 1379
[matlab] DSPBUIDER 生成VHDL VHDL ui IDE qqqlijie 2014-8-26 11:46 2 1386
如果想尝试下CPLD或者FPGA的话，怎么入手？ FPGA se star21 2014-8-25 23:30 0 1352
关于时序约束时序 FPGA PGA side8666 2014-8-25 16:38 0 1054
[FPGA] CCD相机采集图像问题 ...2 CCD相机 AC 解码芯片 aikimi7 2014-8-22 20:35 22 3657
ise 仿真srio_v5_6 IP核自带的tb,没有波形 rio se 仿真 edward5 2014-8-21 18:00 1 1507
赛灵思Spartan-3AN FPGA在弹上信息处理机中的应用 FPGA 赛灵思 spartan-3a xjsxjtu 2014-8-21 11:11 4 2109
modesim仿真总是出错仿真 modes esim michealw 2014-8-21 08:31 0 1428
[FPGA] Spartan6 GTP接收低速率数据问题 spartan spartan6 AN danielyuze 2014-8-19 16:50 0 1155
[matlab] synplify dsp DSP Synplify 破解文件我的祖国 2014-8-18 22:03 1 1218
能不能用FPGA把40M的正弦波移相90度 FPGA 正弦波清风不相识 2014-8-18 20:20 14 3260
GSM教你如何生成ORCAD库（完成） ...2 3 OrCAD GSM 器件 GoldSunMonkey 2014-8-17 21:51 56 13336
[FPGA] 赛灵思与中国移动签署5G无线网络研发MOU(ZT) 5g 赛灵思 jameswangchip 2014-8-16 10:26 0 1162
求助：vivado 转化成verilog的文件操作小例子 Vivado verilog pen loveajia 2014-8-15 16:56 0 1315
[FPGA] quartus用IP核生成DDR3 SDRAM CONTROLLER WITH UNIPHY时编译出错 ni SDRAM 52228254 2014-8-14 23:18 0 2879
[FPGA] 寻找xilinx Kintex7 IBIS—AMI模型 XILINX 模型 TE xman198611 2014-8-12 14:01 1 1857
求助 FPGA PGA 硬件亘古未闻 2014-8-10 19:51 1 837
[FPGA] 信息安全比赛总结和分享信息安全 AC ARM lihongqiang 2014-8-9 21:58 1 1168
[FPGA] ML605的BPI FLASH供电问题。 flash 供电 pi eefans 2014-8-8 23:02 0 1232
[FPGA] fpga上实现连通域 FPGA PGA iltc 2014-8-8 13:24 0 1147
[FPGA] 求推荐 FPGA PGA 劳动者 2014-8-7 20:11 1 933
verilog assign 用法问题 verilog IO c程序 bamboo1986 2014-8-7 19:55 4 1677
从事硬件研发的困惑硬件 FPGA PGA fanwei0722 2014-8-6 21:53 5 1758
[FPGA] FPGA工程师，算法方向，接口方向，那个更值得做啊？ FPGA PGA 工程师 lbqq2006013 2014-8-6 21:50 6 2104
基于FPGA的RapidIO节点设计和实现 RapidIO 节点设计 FPGA 星星之火红 2014-8-6 21:45 9 2783
[FPGA] FPGA和CPLD的问题 FPGA PGA wangch_sh 2014-8-6 21:09 5 1212
[FPGA] 关于testbench里面添加仿真模型的问题仿真模型 testbench DDR tcswyy999 2014-8-6 15:19 1 962
[FPGA] chipscope抓变化间隔时间比较长的信号 ChipScope 信号时钟 12089044 2014-8-6 10:45 1 1014
关于quartus的库 COM component 3008202060 2014-8-5 16:25 0 1011
[CPLD] cpld的IO寄存器输出不正常 IO zyq131421 2014-8-5 13:42 1 6141
[FPGA] 项目紧急，在quartusII中如何给以分配引脚设置为输入三态引脚 Input wangjia1435 2014-8-5 10:42 4 1775
xilinx的PCIE核配置 PCIe XILINX AC 517650971 2014-8-4 11:33 2 1332
[FPGA] 采用TEXTIO读入文件时，读不到有效数据？？？ TI TE IO 4080215127 2014-8-4 11:20 0 757
[FPGA] TCL脚本分配不了引脚脚本引脚 tcl zhuludiqing 2014-8-4 10:27 2 1288
[verilog] 三段式状态机的第一段和第三段可以是不同的时钟域吗？三段式状态机时钟 ST 502593045 2014-8-4 09:25 0 1574
[FPGA] 上位配置FPGA 多组寄存器问题 FPGA 串口 wtm_dxyb 2014-8-2 10:18 0 1085
我脸皮厚点，谁做过FPGA控制GPS模块通讯 Verilog的 FPGA verilog 控制许世霞 2014-8-1 15:21 11 2476
[FPGA] 高清信号光纤传输和信号转换的项目合作！光纤传输电路 yesican1971 2014-8-1 14:21 1 1263