收藏本版 |订阅

今日: 0|主题: 14396|帖子: 104929

[FPGA] 《自己动手写CPU》下载 attachment
2014-9-15 19:53 1 1236
[FPGA] fifo设计
2014-9-13 10:32 0 839
[verilog] 基于FPGA的示波器图文显示系统的设计方案
2014-9-12 11:46 4 2825
[verilog] 我与赛灵思的2012+菜鸟也分享
2014-9-12 11:44 18 3536
[verilog] 基于FPGA实现的可复用通信接口设计
2014-9-12 11:43 4 3044
[verilog] 自定义ram问题
2014-9-12 11:24 5 4197
[FPGA] 如何修正时序约束中slack为负的问题 attach_img
2014-9-11 21:41 3 2520
赛灵思领域专用目标设计平台背景介绍
2014-9-11 17:43 1 1427
Proteus 与单片机实时动态仿真
2014-9-11 16:53 14 10878
设计技巧:基于赛灵思Spartan-3A DSP的安全视频分析
2014-9-11 16:52 3 1900
iccavr 和avr studio安装调试总结 attach_img
2014-9-11 16:51 1 3387
基于EDK的FPGA算法开发总结
2014-9-11 15:45 3 2868
[verilog] 帮忙看看,新手
2014-9-10 17:57 2 1260
RapidIO设备如何获取整个RapidIO网络中的其他节点deviceID?
2014-9-9 18:21 10 3318
Aurora ,Rapidio和GTP是什么关系
2014-9-9 18:19 2 2663
[FPGA] 急求!急需做一款FPGA软件。
2014-9-8 15:38 3 1498
[FPGA] [原创课程] 基于FPGA的SDRAM接口设计 attach_img  ...2
2014-9-7 16:55 20 3783
讨论:FPGA供电电源芯片的选择?  ...2
2014-9-6 22:57 20 8201
[CPLD] FPGA学习视频与君共勉  ...2
2014-9-6 18:06 28 4539
[VHDL] xilinx ML507开发板的原理图 attachment  ...2
2014-9-4 23:10 20 7958
[Quartus] IP核应用 attachment
2014-9-4 19:33 2 2138
欢迎入门级FPGA/CPLD开发者共享自己的经验及成果
2014-9-4 10:24 4 3472
[verilog] always中的if语句判断出问题
2014-9-3 12:06 6 2795
[FPGA] FPGA和CPLD通用的问题
2014-9-2 18:56 7 1722
quartus2报警问题
2014-9-2 18:02 1 1084
FPGA 片间通信问题
2014-9-2 17:59 6 1762
[FPGA] 如何估算电流功耗
2014-9-2 11:59 3 2239
[FPGA] Verilog和VHDL的问题
2014-9-1 13:43 7 1946
[Quartus] 请教一下这是什么错误
2014-9-1 11:37 3 3179
[Quartus] 如何产生差分时钟输出?
2014-9-1 11:36 15 20625
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部