订阅

今日: 0|主题: 14275|帖子: 104591

TD-LTE综合测试仪表关键模块的研究与实现
2013-5-3 22:28 4 2142
基于赛灵思Microblaze软核FSL总线的门光子计数器设计与实现
2013-5-3 22:27 2 2258
基于赛灵思Virtex-5的PCI ExPress总线传输视频采集系统方案实现
2013-5-3 22:27 0 3257
基于DSP和赛灵思Spartan-6的SDR系统实现
2013-5-3 22:26 0 1802
大家都用啥开发板
2013-5-3 22:25 12 2141
基于赛灵思spartan-6的GPS自适应调零天线信号处理系统硬件设
2013-5-3 22:24 2 2689
基于FPGA的QPSK信号源的设计与实现
2013-5-3 22:19 2 2540
基于赛灵思Virtex-4的图像自适应分段线性拉伸算法实现
2013-5-3 22:19 2 1681
Xilinx 及生态伙伴共聚 NAB 2013
2013-5-3 22:16 7 1861
多频连续波雷达数据实时压缩算法设计
2013-5-3 22:15 4 2541
赛灵思Kintex-7 FPGA KC705评估开发板详解
2013-5-2 21:25 0 6317
基于赛灵思基于FPGA的数字秒表设计与仿真
2013-5-2 21:23 0 2289
在LPM中找不到altsyncram,怎么解决 attach_img
2013-5-2 21:17 8 2140
结贴出现错误是怎么回事 attach_img
2013-5-1 16:08 1 1456
关于testbench基础求助
2013-5-1 16:07 8 1721
verilog模块里输入信号的问题
2013-5-1 16:06 6 2298
按键的verilog问题
2013-5-1 16:05 1 2462
采用FPGA设计SDH光传输系统设备时钟
2013-5-1 15:58 10 1936
下变频FFT的FPGA实现 attach_img agree
2013-4-28 22:02 13 3378
三段式状态机状态跳转如何理解 attach_img
2013-4-28 21:49 14 3049
这用的always,好吗? attach_img
2013-4-28 14:24 7 1931
XILINX 文件后缀名字的意义 agree  ...2
2013-4-28 10:30 21 4690
各位大神,请教一个关于CHIPSCOPE的问题
2013-4-28 10:27 6 2948
时钟问题
2013-4-27 16:22 8 2154
同步时钟
2013-4-27 11:10 14 3050
求助用VHDL/verilog实现16QAM调制
2013-4-27 10:02 1 2391
3M Camera Link 连接器
2013-4-27 09:23 4 2996
猴哥,求FPGA开发板资料
2013-4-27 00:36 6 2482
Virtex-6的时钟
2013-4-26 11:58 0 2794
Synopsys全新基于FPGA的原型验证解决方案
2013-4-26 11:53 4 2489
基于FPGA原型设计 能为您做些什么?
2013-4-26 10:43 6 2044
新思科技推出HAPS-600系列FPGA原型验证系统产品
2013-4-26 10:42 7 2598
[求助]为什么仿真时没有波形图
2013-4-26 07:58 2 1492
奇怪,声明的端口在rtl视图里看不见了 attach_img
2013-4-25 19:42 9 3022
modelsim综合后仿真时奇怪的高阻 attach_img
2013-4-25 11:49 11 4510
谁把特权同学的sdram控制器程序挑出来了?
2013-4-24 21:54 1 1754
高手朋友解释一下28 Gbps 收发器和100G的测试测量设备!
2013-4-24 21:34 3 1810
关于DM9000A初始化的问题
2013-4-24 18:53 2 3145
LVDS串并转换
2013-4-24 16:02 13 5280
奇怪的E3、L4脚
2013-4-24 12:25 4 1599
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部