收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

新人请教verilog HDL的延时问题。
2013-3-24 21:52 17 3437
已出
2013-3-24 21:52 11 2208
FPGA最小系统PCB
2013-3-24 11:14 4 2059
Xilinx 扩展领先一代All Programmable SoC产品线 打造Smarter无线、广 attach_img
2013-3-24 00:12 4 2355
FPGA的IO口
2013-3-23 23:11 11 5595
请教一个cylone iii的问题 attach_img  ...2
2013-3-23 23:10 27 5573
看到一个题,数据在时钟上升沿变化 检测这个数据的方法 attach_img
2013-3-23 22:59 12 4346
VIRTEX6 上platform flash 读写  ...2
2013-3-23 22:59 26 4132
关于双向口的仿真, 输出口该怎么设置?
2013-3-23 22:49 2 1647
nios程序编译时出现的问题 attach_img
2013-3-23 22:32 5 3509
[Quartus] 基于FPGA控制的温度检测无线发射接收系统
2013-3-23 22:32 2 2424
VCCO引脚和VREF怎么用?
2013-3-23 22:32 1 5175
VHDL语言这样写是什么意思
2013-3-23 22:28 7 1849
MB控制器外设寄存器地址如何设置
2013-3-23 22:26 1 1549
Xilinx器件的LVDS引脚分配问题
2013-3-21 21:42 10 5548
大家说说这是检测什么信号呢
2013-3-21 21:37 9 1938
vhdl 中generic语句的用法 attach_img
2013-3-21 21:36 10 11112
fpga 数字图像处理 attach_img
2013-3-21 21:35 1 2955
单片机读写SD卡 模块 支持FAT32 UART接口 .TXT文件
2013-3-21 21:34 2 2453
为软件工 程师揭开FPGA的神秘面纱
2013-3-21 21:34 2 2024
ise13.1安装错误怎么解决 attach_img
2013-3-21 21:30 5 1645
【调查】下,大家常用或学习用的FPGA/CPL型号(系列)有哪些
2013-3-21 21:26 18 4788
请问ISE调用Modelsim仿真时的时间精度timescale设置问题 attach_img
2013-3-21 21:23 10 10679
xilinx中DCM笔记
2013-3-21 21:22 8 2481
呃 求个.EDU email  ...2
2013-3-21 09:01 25 3333
赛灵思MicroBlaze微控制器开发详解
2013-3-19 22:55 10 2404
数字示波器中如何做时基处理
2013-3-19 22:52 18 3084
基于赛灵思Spartan-6 的智能驱动控制系统可扩展设计方案
2013-3-19 22:52 1 2498
面向动态应用的灵活操作系统分析
2013-3-19 22:38 1 2543
求助问题!
2013-3-19 22:38 4 3099
14.2 里面 MIG v3.61 生成IP的时候报错 attachment
2013-3-19 22:38 7 1662
可重配置系统使用大型FPGA计算域
2013-3-19 22:36 1 2643
AVERLOGIC AL240与NXP SAA7113的基本比较
2013-3-19 22:36 4 2014
基于赛灵思spartan-3E的安全通信系统的实现
2013-3-19 22:34 3 2126
设计团队如何采用赛灵思FPGA实现带SATA的单板电脑
2013-3-19 22:34 3 2322
堆叠与载入:Xilinx SSI、 28Gbps I/O 打造令人惊叹的FPGA
2013-3-19 22:34 3 2138
在FPGA中实施无线MIMO球形检测器
2013-3-19 22:34 4 2283
参考时钟对SERDES性能的影响
2013-3-19 22:12 0 1818
调查用,请兄弟姐妹们给点建议! 关于51指令系统和Linux
2013-3-18 17:23 19 2965
边缘检测后如何保持输出一直为1
2013-3-18 17:19 4 1699
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部