收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

求教关于VHDL和Verilog HDL的问题
2013-3-27 23:18 14 2854
ACTEL attach_img
2013-3-27 23:18 3 1985
请教一个FIFO时序是否会发生冲突 attach_img
2013-3-27 14:38 19 5150
示波器观测引脚信号出现这样的情况是为什么 attach_img
2013-3-27 11:58 1 1281
考完研了,读研前这半年打算找份实习工作,搞fpga
2013-3-26 23:17 7 2201
ise会自动添加全局时钟缓冲么?
2013-3-26 22:09 6 2079
如何设置多周期路径 digest agree  ...2
2013-3-26 22:03 27 6229
基于FPGA的B超数字图像实时采集系统
2013-3-26 21:59 10 2611
用modelsim仿真ip会出现instantiation failed,the design unit was not found.
2013-3-26 21:58 8 9425
关于复杂算法的实现
2013-3-26 00:06 4 3073
ise与edk有什么区别
2013-3-26 00:06 14 3191
学校举行科技创新,,想尝试FPGA方面的,,,帮忙介绍几个项目
2013-3-26 00:02 5 1752
[VHDL] 基于FPGA虚拟数字示波器的设计
2013-3-25 23:59 7 3722
FPGA设计的基本原则、技巧与时序电路设计
2013-3-25 23:59 10 3257
ripple clock
2013-3-24 21:55 5 2330
异步变同步的方法
2013-3-24 21:55 2 2156
这样算同步处理 attach_img
2013-3-24 21:54 4 2713
关于vhdl的问题
2013-3-24 21:54 3 2124
在GAL22v10中,如何编两个D触发器,一个用第一脚clk的上升沿
2013-3-24 21:53 12 3009
新人请教verilog HDL的延时问题。
2013-3-24 21:52 17 3484
已出
2013-3-24 21:52 11 2248
FPGA最小系统PCB
2013-3-24 11:14 4 2077
Xilinx 扩展领先一代All Programmable SoC产品线 打造Smarter无线、广 attach_img
2013-3-24 00:12 4 2376
FPGA的IO口
2013-3-23 23:11 11 5603
请教一个cylone iii的问题 attach_img  ...2
2013-3-23 23:10 27 5636
看到一个题,数据在时钟上升沿变化 检测这个数据的方法 attach_img
2013-3-23 22:59 12 4388
VIRTEX6 上platform flash 读写  ...2
2013-3-23 22:59 26 4232
关于双向口的仿真, 输出口该怎么设置?
2013-3-23 22:49 2 1652
nios程序编译时出现的问题 attach_img
2013-3-23 22:32 5 3531
[Quartus] 基于FPGA控制的温度检测无线发射接收系统
2013-3-23 22:32 2 2441
VCCO引脚和VREF怎么用?
2013-3-23 22:32 1 5191
VHDL语言这样写是什么意思
2013-3-23 22:28 7 1889
MB控制器外设寄存器地址如何设置
2013-3-23 22:26 1 1555
Xilinx器件的LVDS引脚分配问题
2013-3-21 21:42 10 5588
大家说说这是检测什么信号呢
2013-3-21 21:37 9 1966
vhdl 中generic语句的用法 attach_img
2013-3-21 21:36 10 11142
fpga 数字图像处理 attach_img
2013-3-21 21:35 1 2968
单片机读写SD卡 模块 支持FAT32 UART接口 .TXT文件
2013-3-21 21:34 2 2464
为软件工 程师揭开FPGA的神秘面纱
2013-3-21 21:34 2 2035
ise13.1安装错误怎么解决 attach_img
2013-3-21 21:30 5 1657
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部