收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

AVERLOGIC AL240与NXP SAA7113的基本比较
2013-3-19 22:36 4 2026
基于赛灵思spartan-3E的安全通信系统的实现
2013-3-19 22:34 3 2137
设计团队如何采用赛灵思FPGA实现带SATA的单板电脑
2013-3-19 22:34 3 2336
堆叠与载入:Xilinx SSI、 28Gbps I/O 打造令人惊叹的FPGA
2013-3-19 22:34 3 2152
在FPGA中实施无线MIMO球形检测器
2013-3-19 22:34 4 2295
参考时钟对SERDES性能的影响
2013-3-19 22:12 0 1821
调查用,请兄弟姐妹们给点建议! 关于51指令系统和Linux
2013-3-18 17:23 19 2967
边缘检测后如何保持输出一直为1
2013-3-18 17:19 4 1704
有高人用过system generator的FFT模块没?
2013-3-18 17:19 2 1951
Verilog assign和always 注意事宜
2013-3-18 17:14 12 2974
QDR SRAM与赛灵思Spartan3 FPGA的接口设计
2013-3-18 17:10 0 1992
利用赛灵思FPGA实现跳频MSK信号检测算法
2013-3-18 17:09 0 2398
北京求FPGA设计兼职,不要钱,只想积累经验,提高水平。。  ...23
2013-3-18 16:55 40 6251
不一样的IT人生之路!
2013-3-18 16:53 5 2693
如何防止fpga程序被复制?
2013-3-17 20:40 16 3549
请问各位大侠,FPGA怎么实现浮点算法?
2013-3-17 20:36 3 1430
FPGA时序收敛:一流设计让您高枕无忧
2013-3-17 20:35 7 2337
如何在赛灵思FPGA设计中保留可重复结果?
2013-3-16 19:41 2 2178
FPGA求平均值
2013-3-16 19:36 17 6762
【分享】一本不错的FPGA书籍 attachment
2013-3-16 19:32 8 2783
如何用FPGA快速构建高性能医疗成像系统原型?
2013-3-16 19:30 2 2079
大家帮看看这段代码怎么波形仿真不对啊
2013-3-16 19:28 8 1700
基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2013-3-16 18:59 2 1816
谁有FPGA控制SJA1000的程序!
2013-3-16 18:57 14 3686
输入电压3.3v引脚输出可否配置2.5v?
2013-3-16 18:57 8 3834
基于赛灵思spartan-3 的CCD的硬件驱动电路设计
2013-3-16 18:39 1 1976
FPGA时序收敛设计技巧
2013-3-15 21:43 3 2112
应对功耗挑战: 晶体管技术方案面临瓶颈
2013-3-15 21:43 1 1805
FPGA电路动态老化技术研究
2013-3-15 21:43 1 2193
基于FPGA 的SPI 自动发送模块设计实现
2013-3-15 21:42 3 1676
视频监控系统中多画面处理器的设计
2013-3-15 21:42 4 2412
基于FPGA的微型数字存储系统设计
2013-3-15 21:42 3 1920
评XILINX的28nm从三重氧化物到HIGH-K
2013-3-15 21:42 1 2505
基于FPGA的多时钟片上网络设计
2013-3-15 21:42 1 2571
分频器简单问题
2013-3-15 09:32 4 2039
关于ispVM System烧片的一个问题
2013-3-15 09:15 3 7142
多用户检测中匹配滤波器的研究与FPGA实现
2013-3-14 20:17 3 1926
基于赛灵思Virtex2 Pro FPGA 的一种多码率LDPC 码编码器的设计与
2013-3-14 20:16 2 2078
收一块二手FPGA开发板
2013-3-14 20:16 6 3060
到什么程度算高速状态机
2013-3-14 20:15 6 1637
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部