FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 204 205 206 207208209 210 211 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


Xilinx FPGA 电路配置(转) FPGA XILINX 电路配置 xlhtracy 2013-1-2 18:01 9 4628
Error: Can't place node CAN ce AC zhl100 2013-1-2 14:20 6 3033
新年好，请大侠帮我个忙，把寄存器的数据保存到文档。 ST TE sahh 2013-1-2 11:44 1 2081
模块例化端口问题端口 Output TPU ywert000 2013-1-1 23:59 4 1810
[FPGA] 很便宜的一个视频开发板开发板 DRAM 工程师 feihufuture 2013-1-1 23:58 5 2182
《从零开始走进FPGA世界》下载！ ...2 3 4 5 6 FPGA PGA AC logokfu 2013-1-1 21:31 105 15196
视频：Verifying your Vivado HLS Design Design Vivado ST GoldSunMonkey 2013-1-1 12:39 17 2530
[VHDL] Virtex-5 2 byte, single lane GTP Aurora(2位单通道GTP Aurora)实例 ...2 LAN single Virtex-5 SuperX-man 2012-12-31 22:20 32 6963
解决ModelSim显示中文乱码 modelsim ce FOR weishukongji 2012-12-31 21:55 2 5923
赛灵思多模无线电目标设计平台详解赛灵思多模星星之火红 2012-12-31 19:56 11 2074
有关赛灵思基于ARM处理器处理架构的16个疑问 ...2 ARM处理器赛灵思嵌入式 xiao6666 2012-12-31 19:04 27 3278
跪求FPGA开发板的资料 FPGA PGA 开发板 lonerwolf 2012-12-31 18:55 3 2099
视频：Vivado设计套件的消息、报告、日志功能演示 Vivado vi AD GoldSunMonkey 2012-12-31 16:42 11 1976
转帖：Matlab中FDATool工具箱的滤波器设计及相关文件的生成滤波器设计 matlab FDAtool GoldSunMonkey 2012-12-31 16:37 9 6056
在FPGA中，如果进行时序约束 FPGA PGA 时序 mentoscui 2012-12-31 16:34 6 2167
求选型选型 xc6slx9 lonerwolf 2012-12-31 09:05 2 2736
自己写的johnson计数器出问题了 Johnson 计数器 RS robbins37 2012-12-30 22:31 2 2177
当有需要上升沿触发要怎么处理触发信号 Pulse robbins37 2012-12-30 22:30 2 1752
一个二进制转BCD的问题，请大家分析 BCD 二进制 ge qwempty 2012-12-30 22:16 2 2158
串口问题几个疑问串口异步通信 qwempty 2012-12-30 22:13 2 1891
我得cmd有什么问题，请大家看看？ ge length qwempty 2012-12-30 22:13 2 1180
发个帖子吐个槽，问题找到了。蛋疼的赛灵思，蛋疼的ISE se 赛灵思接口水畔天蓝 2012-12-30 21:50 8 1737
Modesim错误 esim modes 仿真 ywert000 2012-12-30 21:47 1 2605
从EPCS加裁NIOS NIOS contro ywert000 2012-12-30 21:37 1 1732
[matlab] 求助FPGA中的条件编译问题 FPGA 编译 sd King8017 2012-12-30 21:27 5 2156
关于signal tap ii的问题 SIGNAL 信号 API weishukongji 2012-12-30 21:01 1 1559
所有的register都为unconstrained register Constrained AD dousfoulexd 2012-12-30 19:15 1 1881
我与赛灵思的2012+爱上你才有未来 ...2 赛灵思 rc ip shaoye7031 2012-12-30 18:56 23 3230
如何将ucfs文件系统植入nios ii工程中？ NIOS NiosII osII dwananqinyan 2012-12-30 18:05 1 1741
[VHDL] 如何进行xilinxFPGA的后仿真后仿真 xilinxFPGA se poiu_elab 2012-12-29 23:42 17 5541
心血来潮想问问EDK的使用？ TE Gen System shiyinjita 2012-12-29 23:23 3 1685
为何选择Zynq-7000 All Programmable SoC Programmable SOC Zynq-7000 GoldSunMonkey 2012-12-29 23:22 6 1873
XC6VSX475T-FF1156几层PCB能走通？ PCB pc ml605 azzzztec 2012-12-29 23:21 10 2997
[matlab] 今天遇到了一个超级奇怪的问题关于ISE 13.2的请教各位大侠 ...2 3 se 编译 AC wahahaabc 2012-12-29 21:45 43 9443
我与赛灵思的2012+初次与你相恋 ...2 赛灵思 se AC c506749189 2012-12-29 11:59 20 2979
我与赛灵思的2012++我学习我快乐 ...2 赛灵思 vi virtex lupeng12 2012-12-29 10:02 22 3251
我和赛灵思的2012--zynq...其实我等你很久了. 赛灵思 zynq icecut 2012-12-29 00:41 14 2475
[Quartus] 我与XILINX的2012-综合的简叙 XILINX DDR Input shiyinjita 2012-12-29 00:40 8 2474
[verilog] 我与赛灵思的2012+相知相识到相恋赛灵思编写 verilo fengm 2012-12-29 00:37 5 2481
我与赛灵思的2012——久久地期待赛灵思 FPGA PGA airwill 2012-12-29 00:35 2 1610