FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14329|帖子: 104693

1 ... 204 205 206 207208209 210 211 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


所有的register都为unconstrained register Constrained AD dousfoulexd 2012-12-30 19:15 1 1875
我与赛灵思的2012+爱上你才有未来 ...2 赛灵思 rc ip shaoye7031 2012-12-30 18:56 23 3182
如何将ucfs文件系统植入nios ii工程中？ NIOS NiosII osII dwananqinyan 2012-12-30 18:05 1 1740
[VHDL] 如何进行xilinxFPGA的后仿真后仿真 xilinxFPGA se poiu_elab 2012-12-29 23:42 17 5512
心血来潮想问问EDK的使用？ TE Gen System shiyinjita 2012-12-29 23:23 3 1678
为何选择Zynq-7000 All Programmable SoC Programmable SOC Zynq-7000 GoldSunMonkey 2012-12-29 23:22 6 1867
XC6VSX475T-FF1156几层PCB能走通？ PCB pc ml605 azzzztec 2012-12-29 23:21 10 2977
[matlab] 今天遇到了一个超级奇怪的问题关于ISE 13.2的请教各位大侠 ...2 3 se 编译 AC wahahaabc 2012-12-29 21:45 43 9358
我与赛灵思的2012+初次与你相恋 ...2 赛灵思 se AC c506749189 2012-12-29 11:59 20 2882
我与赛灵思的2012++我学习我快乐 ...2 赛灵思 vi virtex lupeng12 2012-12-29 10:02 22 3051
我和赛灵思的2012--zynq...其实我等你很久了. 赛灵思 zynq icecut 2012-12-29 00:41 14 2418
[Quartus] 我与XILINX的2012-综合的简叙 XILINX DDR Input shiyinjita 2012-12-29 00:40 8 2442
[verilog] 我与赛灵思的2012+相知相识到相恋赛灵思编写 verilo fengm 2012-12-29 00:37 5 2450
我与赛灵思的2012——久久地期待赛灵思 FPGA PGA airwill 2012-12-29 00:35 2 1593
我与赛灵思的2012+赛灵思FPGA+设计时序约束指南 FPGA PGA 时序 5186 2012-12-29 00:30 7 2007
我与赛灵思的2012+“相识新娘” 赛灵思 AC 工程师 zhao3462910 2012-12-29 00:28 10 1961
FPGA求指教 FPGA Actel ip dousfoulexd 2012-12-28 23:02 4 1819
FPGA代码设计过程中故障记录 FPGA代码存储器信号 ywert000 2012-12-28 22:49 5 2354
cordic IP求相位的连续问题相位 ip dwananqinyan 2012-12-28 22:33 2 1832
对建立时间和保持时间的疑问信号触发触发器 dousfoulexd 2012-12-28 22:33 2 2184
FPGA 和pc104 isa通讯 FPGA 通讯 PC104 wrigleymint 2012-12-28 22:30 3 1991
block ram可以实现移位操作吗移位 ck weishukongji 2012-12-28 22:30 5 1547
用ISE13.3自带的综合工具XST分别在器件Virtex5和virtex6上综合后器件 Virtex6 ST wuhaidianzi 2012-12-28 21:45 2 1731
一个简单程序，求大神帮我看看 ST RS npu weishukongji 2012-12-28 21:41 5 1307
求助 TE ck TI robbins37 2012-12-28 21:40 3 1841
手把手课堂：简单MicroBlaze微控制器的理念 MICROBLAZE 微控制器 FPGA xjsxjtu 2012-12-28 21:30 8 2463
提高时序和FPGA资源利用率的小技巧 FPGA 时序 se ywert000 2012-12-28 18:23 2 1940
关于时序图时序时序图 strouledfox 2012-12-28 18:17 2 1427
SRAM建模？建模仿真 qwempty 2012-12-28 16:22 1 1413
关于block ram的输出延迟问题 ck ip核 qwempty 2012-12-28 16:21 1 1442
这个警告怎么处理 AC mentoscui 2012-12-28 16:00 2 1683
有大侠在搞FPGA烧写器的吗？ FPGA 烧写器 flash mentoscui 2012-12-28 14:52 1 1941
我与赛灵思的2012+"上下五千年"内涵赛灵思 AC ppmcu 2012-12-28 13:32 3 1409
[Quartus] 请教问题，关于FPGA管脚定义发生改变管脚 FPGA ST zmj2008 2012-12-28 09:23 16 6796
请教FPGA能烧进程序,IO没有逻辑输出？ IO 进程 FPGA meitian51 2012-12-28 09:06 3 2682
NGC调用的问题 FPGA HDL PGA zhaosg 2012-12-27 21:54 5 3016
请教大家一个关于全局时钟的问题时钟 AC LTE jguang 2012-12-27 21:45 8 3552
Verilog HDL建模技巧：低级建模仿顺序操作 HDL verilog 建模 xjsxjtu 2012-12-27 21:34 15 2296
[verilog] 为何选择Zynq-7000 All Programmable SoC Programmable SOC Zynq-7000 SuperX-man 2012-12-27 21:33 1 2065
[Quartus] 基于SRAM的FPGA连线资源的一种可测性设计 FPGA 芯片 lzmm 2012-12-27 21:29 3 2581