收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

我与赛灵思的2012--伴我一起成长 attach_img agree  ...23456
2013-1-3 22:48 106 10547
[CPLD] Spartan-3E Starter Kit新手快速入门DSP实验 attachment agree  ...2
2013-1-3 20:43 29 6545
[verilog] SERDES運用有問題
2013-1-3 12:00 6 2951
阻塞赋值和非阻塞赋值,综合出来硬件上的区别??
2013-1-3 11:56 5 2179
有没有人了解OPENCL与FPGA?
2013-1-2 19:15 3 1908
FPGA加速无线通信系统软基站的实现 (1)
2013-1-2 18:59 4 1829
利用Virtex-5 FPGA实现更高的性能
2013-1-2 18:59 8 2307
非三态总线是什么意思?
2013-1-2 18:47 3 2958
关于Xilinx FPGA的bitstream 内部数值的意义? attachment
2013-1-2 18:45 5 3291
xilinx加载后如何复位?
2013-1-2 18:37 4 1882
求SDK中用xilinx system C编写的AD0809程序 attachment
2013-1-2 18:36 6 2135
视频:如何在设计中插入调试内核
2013-1-2 18:22 17 2349
关于cpld的倍频问题
2013-1-2 18:21 4 2819
遇到了一个奇怪的问题,请高手们指教
2013-1-2 18:19 6 2144
给程序挑错
2013-1-2 18:18 4 1413
这是什么情况?怎么结贴给分啊? attach_img
2013-1-2 18:17 3 1221
不关心的值怎么处理
2013-1-2 18:08 1 1558
谁可以帮忙解释一下FPGA上载方面的问题
2013-1-2 18:03 7 1775
Xilinx FPGA 电路配置(转)
2013-1-2 18:01 9 4683
Error: Can't place node
2013-1-2 14:20 6 3042
新年好,请大侠帮我个忙,把寄存器的数据保存到文档。
2013-1-2 11:44 1 2095
模块例化端口问题
2013-1-1 23:59 4 1831
[FPGA] 很便宜的一个视频开发板
2013-1-1 23:58 5 2198
《从零开始走进FPGA世界》下载! attachment  ...23456
2013-1-1 21:31 105 15346
视频:Verifying your Vivado HLS Design
2013-1-1 12:39 17 2602
[VHDL] Virtex-5 2 byte, single lane GTP Aurora(2位单通道GTP Aurora)实例 attachment  ...2
2012-12-31 22:20 32 7072
解决ModelSim显示中文乱码
2012-12-31 21:55 2 5956
赛灵思多模无线电目标设计平台详解
2012-12-31 19:56 11 2130
有关赛灵思基于ARM处理器处理架构的16个疑问  ...2
2012-12-31 19:04 27 3345
跪求FPGA开发板的资料
2012-12-31 18:55 3 2103
视频:Vivado设计套件的消息、报告、日志功能演示 agree
2012-12-31 16:42 11 2013
转帖:Matlab中FDATool工具箱的滤波器设计及相关文件的生成 digest agree
2012-12-31 16:37 9 6086
在FPGA中,如果进行时序约束
2012-12-31 16:34 6 2177
求选型
2012-12-31 09:05 2 2743
自己写的johnson计数器出问题了
2012-12-30 22:31 2 2181
当有需要上升沿触发要怎么处理
2012-12-30 22:30 2 1758
一个二进制转BCD的问题,请大家分析
2012-12-30 22:16 2 2165
串口问题几个疑问
2012-12-30 22:13 2 1905
我得cmd有什么问题,请大家看看?
2012-12-30 22:13 2 1181
发个帖子吐个槽,问题找到了。蛋疼的赛灵思,蛋疼的ISE
2012-12-30 21:50 8 1749
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部