今日: 2|主题: 14230|帖子: 104423 收藏 (179)
[FPGA] 咨询下当前哪个品牌的FPGA用的多
2017-11-16 11:25 8 2302
[FPGA] FPGA市场未来成长潜力有多大? 新人帖
2017-11-16 08:51 5 1306
[FPGA] vivado的自动错误提示设置 新人帖 attach_img
2017-11-15 22:37 2 1979
[FPGA] 应届生提问:通信算法工程师和FPGA工程师哪个发展前景好? 新人帖
2017-11-15 18:16 6 4121
[FPGA] spartan6原理图设计
2017-11-14 20:45 5 1529
一小批XILINX高端开发板,芯片完好,功能正常,当二手IC卖 新人帖 attach_img
2017-11-12 17:28 4 1494
[FPGA] FPGA某个非配置bank未供电,可以完成配置吗? 新人帖
2017-11-12 17:11 2 1321
[verilog] 请问一下关于verilog赋值出现问题 新人帖
2017-11-12 16:27 0 906
[FPGA] 例说FPGA连载96:基于HDMI的AV采集显示之Verilog代码解析 attach_img
2017-11-11 19:15 3 3484
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载22:超声波接口、外扩LCD接... attach_img
2017-11-10 19:35 0 706
[VHDL] 玩转VHDL014-SDR驱动器 attachment
2017-11-10 14:58 3 1215
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载21:蜂鸣器、数码管、流水... attach_img
2017-11-9 21:28 0 643
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载20:VGA显示接口电路 attach_img
2017-11-7 19:19 0 793
提供PCIe PCI等解决方案,包括原理图,window驱动等
2017-11-7 08:33 0 878
[FPGA] verilog和vhdl Testbench编程指南 attach_img
2017-11-6 15:01 1 997
[FPGA] 史上最全ARM与FPGA高速通信方式研究,大神来补充
2017-11-6 14:59 1 2079
[verilog] 基于DS18B20的温度值的十进制转换 新人帖
2017-11-6 14:58 1 2545
[FPGA] EEPROM接口的FPGA实现_fpga资料_明德扬至简设计法 attachment
2017-11-6 14:57 1 932
Xilinx_IP核设计FIR滤波器 attachment  ...23
2017-11-5 18:24 47 8560
[VHDL] 玩转VHDL013-4x4按键扫描
2017-11-4 00:05 1 1105
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载19:4X4矩阵按键电路 attach_img
2017-11-3 19:00 0 808
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载18:RTC接口电路 attach_img
2017-11-2 20:15 0 669
[FPGA] Xilinx中如何把一个输入1-4MHZ的信号,倍频4倍呢?
2017-11-1 23:16 4 2558
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载17:UART接口电路 attach_img
2017-10-28 20:09 0 803
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载15:SRAM接口电路 attach_img agree
2017-10-26 10:12 1 960
[VHDL] 玩转VHDL012-反跳处理(俗称消抖)
2017-10-25 18:19 0 1530
ISE RTL Schematic 中输入输出端口被VCC连接 attach_img
2017-10-25 14:23 0 914
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载14:FPGA下载配置电路 attach_img
2017-10-24 21:33 0 994
[FPGA] 新手学习FPGA(2)---串口的使用 attach_img
2017-10-24 17:49 3 912
[FPGA] FIFO内部动过的时序问题?
2017-10-24 09:13 4 971
[VHDL] 玩转VHDL011-同步系统设计准则(时钟问题续)
2017-10-23 15:54 1 1186
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载9:板级电路整体架构 attach_img
2017-10-21 12:52 1 997
[FPGA] 新手学习FPGA(1)---DDR测试 attach_img
2017-10-21 12:07 2 1598
[FPGA] OK了
2017-10-19 22:08 5 1614
FPGA逻辑设计 FPGA开发 FPGA设计 FPGA设计开发 FPGA电路设计
2017-10-19 13:23 0 800
请大家帮忙推荐一款成本低的CPLD或FPGA,兄弟先谢过!
2017-10-19 11:09 5 2043
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载11:关于FPGA器件的时钟 attach_img
2017-10-18 21:48 0 989
[FPGA] 今天开始学习vivado软件
2017-10-18 17:56 13 2544
DDR2 突发读写遇到问题。 attachment
2017-10-18 15:29 15 4089
[VHDL] 玩转VHDL010-时钟问题 attach_img
2017-10-18 15:19 0 1453
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则