收藏本版 |订阅

今日: 0|主题: 14412|帖子: 104958

[FPGA] 基于LZO的无损数据压缩IP,高性能压缩速率32Gbps,适用于FPGA&ASIC attach_img
2025-9-10 23:04 0 7880
[FPGA] NVMe高速传输之摆脱XDMA设计19: PCIe应答模块设计 attach_img
2025-9-9 08:35 0 8072
[verilog] NVMe高速传输之摆脱XDMA设计18: PCIe请求模块设计(下) attach_img
2025-9-8 10:40 0 8086
[FPGA] NVMe高速传输之摆脱XDMA设计17: PCIe请求模块设计(上) attach_img
2025-9-5 08:35 0 8268
[FPGA] 【2017年最新资料】《HELLO FPGA》- 项目进阶篇书籍 & 视频下载 attach_img  ...23456..44
2025-9-3 21:03 877 110779
[verilog] NVMe高速传输之摆脱XDMA设计16: 队列管理模块设计(下) attach_img
2025-9-3 14:14 0 8022
[FPGA] NVMe高速传输之摆脱XDMA设计15: 队列管理模块设计(上) attach_img
2025-8-31 09:22 0 8243
[FPGA] Xilinx+FPGA上的嵌入式系统设计实例 attachment
2025-8-30 22:31 3 9546
[Quartus] UCOS实验指导 attachment
2025-8-30 22:30 0 8098
[verilog] NVMe高速传输之摆脱XDMA设计14: NVMe 控制模块设计 attach_img
2025-8-29 11:28 0 8314
[FPGA] NVMe高速传输之摆脱XDMA设计13: NVMe初始化状态机设计 attach_img
2025-8-27 16:00 0 8317
[verilog] NVMe高速传输之摆脱XDMA设计12: PCIe初始化 attach_img
2025-8-25 15:19 0 8466
[FPGA] NVMe高速传输之摆脱XDMA设计11:IP初始化 attach_img
2025-8-25 15:16 0 8460
[FPGA] NVMe高速传输之摆脱XDMA设计10:性能监测单元设计 attach_img
2025-8-23 17:13 0 8487
[FPGA] NVMe高速传输之摆脱XDMA设计9:DMA 控制单元设计 attach_img
2025-8-20 14:11 0 8559
[FPGA] 【开源】TN160红外热成像模组,适合多款FPGA开发板 新人帖 attach_img
2025-8-20 09:56 7 17459
[FPGA] NVMe高速传输之摆脱XDMA设计8:队列控制单元设计 attach_img
2025-8-19 09:40 0 8636
[FPGA] NVMe高速传输之摆脱XDMA设计7:初始化控制单元设计 attach_img
2025-8-19 08:27 0 8569
[FPGA] Xilinx高性能8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA, V4L2驱动,高速视频/AD采集 attachment
2025-8-15 22:19 2 10515
[FPGA] Xilinx高性能NVMe Host控制器IP,4通道DMA,1通道IO,纯逻辑实现,AXI4和AXI4-Stream attachment
2025-8-15 22:11 2 10190
[FPGA] FPGA新手求助 新人帖 attach_img
2025-8-15 17:26 0 8697
[verilog] RDMA over RoCE V2设计2:系统框架设计考虑 attach_img
2025-8-15 11:36 0 8918
[FPGA] RDMA over RoCE V2设计1:如何实现通用,稳定及高性能! attach_img
2025-8-15 11:31 0 8793
[FPGA] 全国产飞腾d2000+复旦微690t信号处理模块 attach_img
2025-8-13 14:06 0 9142
[FPGA] 黑金—FPGA-驱动篇  ...2
2025-8-9 14:12 30 39616
[FPGA] 晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序 attachment agree  ...23456..76
2025-8-3 23:55 1504 197818
[VHDL] 串口接收程序 attach_img
2025-7-30 08:55 6 10164
[FPGA] MIG IP核在Vivado中出现错误:[Place 30-575] Sub-optimal placement for a clock-... 新人帖 attach_img
2025-7-27 08:02 0 9173
[FPGA] 国内最全的高速AD、DA、时钟芯片、接口芯片资料!
2025-7-21 20:15 11 13648
[FPGA] LATTICE HW-USBN-2B 高速下载器VCC 如何供电 attach_img
2025-7-21 09:20 6 16716
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部