收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

若干FPGA/CPLD资料 attachment
2017-4-1 11:20 18 2454
如何控制时序
2017-4-1 09:43 0 713
[FPGA] 例说FPGA连载84:工业现场实时监控界面设计之双口RAM attach_img
2017-3-31 22:10 2 1346
[FPGA] fpga使用arm软核问题
2017-3-31 17:21 2 1810
[FPGA] 一个合格的FPGA工程师需要掌握哪些知识?
2017-3-31 11:38 0 1052
[FPGA] 例说FPGA连载85:工业现场实时监控界面设计之AD采集模块代... attach_img
2017-3-30 14:54 0 977
[CPLD] 在工程中怎么增加子函数? attach_img
2017-3-29 16:47 4 803
[FPGA] 求解
2017-3-29 16:43 2 805
[FPGA] 问题求助 新人帖 attach_img
2017-3-28 16:56 0 739
[FPGA] 如何减少资源的使用
2017-3-27 16:29 1 1426
大神推荐一款LVDS芯片
2017-3-26 22:16 1 1661
用CPLD实现USB信号(数据)采集的可行性? attach_img
2017-3-26 21:41 16 3846
[verilog] 倒计时系统设计(中)之BCD编码模块 attach_img
2017-3-25 23:35 1 1274
[FPGA] 基于至简设计法实现的PWM调制verilog attachment
2017-3-25 23:18 2 769
[FPGA] Nios II测试PIO程序无法下载程序? attach_img
2017-3-24 12:31 2 943
[FPGA] 例说FPGA连载83:工业现场实时监控界面设计之功能概述 attach_img
2017-3-23 22:32 0 984
[FPGA] 经典FPGA毕业设计案例文档教程
2017-3-23 10:23 0 1323
[FPGA] 关于模块之间信号时序同步的问题 新人帖
2017-3-22 08:17 2 1731
[FPGA] 例说FPGA连载82:TXT文本阅读器设计之板级调试 attach_img
2017-3-21 21:56 0 767
[verilog] 倒计时系统设计(上)之计时模块 attach_img
2017-3-21 21:26 1 1770
[FPGA] Xilinx推出reVISION堆栈
2017-3-20 10:50 1 900
[FPGA] 例说FPGA连载81:TXT文本阅读器设计之GB2312中文字符集简介 attach_img
2017-3-19 20:16 0 1334
[verilog] 倒计时系统设计(下)之数码管显示和顶层 attach_img
2017-3-19 15:21 0 1576
[FPGA] 明德扬最新分享---FPGA设计新技巧:四段式状态机
2017-3-17 14:20 2 1896
[verilog] 求大神看一下问什么仿真图 led 没有图形 新人帖
2017-3-17 09:43 1 859
[FPGA] 例说FPGA连载80:TXT文本阅读器设计之功能概述 attach_img
2017-3-16 15:42 0 926
[VHDL] 新手请大神帮忙看一下程序
2017-3-16 14:58 4 1441
[FPGA] 使用Quartus开发FPGA项目流程的问题? attach_img
2017-3-15 15:25 2 1186
[modelsim] Failed to open design unit file "modelsimf.vhd" in read mode attach_img
2017-3-15 09:47 0 2757
[modelsim] modelsimf.vhd文件问题 新人帖
2017-3-15 09:29 0 1184
[FPGA] 例说FPGA连载79:基于VGA显示器的720p的广告*设计之板级调试 attach_img
2017-3-14 22:37 0 893
[modelsim] cyclone IVE PLL modulesim 仿真时钟输出不正常怎么破 attach_img
2017-3-14 21:41 1 1990
[FPGA] 【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程...
2017-3-14 18:17 0 971
[FPGA] 付费请人做一个解波形的小工具 attach_img
2017-3-14 16:32 6 1522
[FPGA] 又来骚扰猴哥,altera C4器件能否实现双向LVDS端口?
2017-3-14 08:20 2 1426
[FPGA] XC7K325与6678的SRIO通信,求助 新人帖
2017-3-13 21:52 3 1969
[FPGA] 分析协议利器,工程师好帮手 attach_img
2017-3-13 20:08 3 1574
[FPGA] 两片ssram操作 attach_img
2017-3-13 15:29 0 845
[FPGA] 有没有做过基于FPGA的dds信号发生器 新人帖
2017-3-13 14:02 2 1155
[FPGA] BRAM取值问题
2017-3-13 09:26 0 771
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部