FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14373|帖子: 104883

1 ... 95 96 97 9899100 101 102 103 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] FPGA某个引脚输出电压为1.66V，不是3.3V FPGA 引脚输出电压 meng219902 2016-10-19 20:00 8 2475
[FPGA] 例说FPGA连载40：DDR控制器集成与读写测试之DDR2控制器IP配置 FPGA 读写集成 rousong1989 2016-10-19 18:14 0 1176
[FPGA] 善用Vivado工程配置文件xpr快速工程创建 Vivado AC 器件 rousong1989 2016-10-19 17:40 0 1374
[FPGA] 急求！9054进入不了BIOS bios 板卡电脑 lionelmessi 2016-10-18 23:26 0 968
[Quartus] device family Device Family AC shoestring 2016-10-18 21:05 0 1048
[FPGA] 菜鸟第一次用FPGA，请教各位前辈几个基本的问题，急急急~ FPGA 仿真器芯片 yycpy19 2016-10-18 16:32 2 1338
怎样检测最后一个脉冲脉冲 AC ST yuzhexian 2016-10-16 11:56 11 1593
modelsim新版本是多少？ LSI model modelsim 玄德 2016-10-15 11:37 0 1683
[Quartus] 有人知道这是为什么吗？ UART 魔人布欧 2016-10-15 11:33 1 1286
[FPGA] 例说FPGA连39：DDR控制器集成与读写测试之FPGA片内RAM设置与.. FPGA 读写 rousong1989 2016-10-14 17:46 0 1170
[FPGA] FPGA有什么好的进阶教程 FPGA verilog 编程编程好烦 2016-10-14 16:46 0 931
[FPGA] vivado中net的conflict和unrouted有什么不同？ ICT NET route laihama 2016-10-13 15:04 0 1539
关于DM9000CEP问题 DM9000 ce pi 黑夜的星光 2016-10-12 17:43 11 2073
[FPGA] 例说FPGA连载38：DDR控制器集成与读写测试之FPGA片内RAM概述 FPGA 读写 rousong1989 2016-10-12 17:02 0 984
[verilog] 求解释SPI代码，有几点不明白代码 contro cyberbill 2016-10-12 11:11 4 4021
[FPGA] 请问这两句话是如何实现移位的。移位 LED 28182900 2016-10-11 23:01 5 1715
[FPGA] 使用FPGA时钟展频技术搞定RE测试 FPGA 时钟 AC rousong1989 2016-10-11 17:16 0 1164
[FPGA] Altera FPGA Fifo使用遇问题 altera FIFO FPGA mcuatmel 2016-10-11 11:34 2 1113
[VHDL] VHDL generate语句 Gen VHDL TE 伍角贰分 2016-10-10 22:28 0 1189
例说FPGA37：DDR控制器集成读写测试之FPGA片内存储器概述 FPGA 内存存储器 rousong1989 2016-10-10 16:51 0 975
自己做了个FPGA板子调试的时候发现了一些问题 FPGA 调试 LED 18910748101 2016-10-10 12:56 2 1058
[FPGA] virtex5 DDR2调试求教 DDR virtex 调试 jiangwenj02 2016-10-9 14:11 4 988
[FPGA] 例说FPGA连载36：DDR控制器集成与读写测试之功能概述 FPGA 读写集成 rousong1989 2016-10-8 16:50 0 762
[FPGA] 多块FPGA 信号采集板时钟同步 FPGA 采集板时钟同步 HengZo 2016-10-8 15:57 2 2072
[FPGA] 求助~~~~~~~~~板子时钟调试出现问题调试时钟 LED 18910748101 2016-10-8 13:58 0 774
[FPGA] SPartan 6 XC6SLX45 能不能做Display port V1.1？ Display spartan DisplayPort kangqiao004 2016-10-8 11:21 0 1179
[FPGA] 自己用纯verilog 写的俄罗斯方块，有很多问题，求大神指导 verilog 俄罗斯方块 ge ynhp0428 2016-10-7 19:04 4 3115
[Quartus] 帮助不能正常使用 rc se search ucx 2016-10-7 16:28 0 1276
[FPGA] 例说FPGA连载35：PLL例化配置与LED之闲置引脚设置 FPGA LED PGA rousong1989 2016-10-6 16:43 0 1082
CPLD(EPM240)+SDRAM 控制OV5640的500w像素拍摄方案，任何单片机可用 OV5640 SDRAM 整鼓猩 2016-10-3 14:10 17 5945
[FPGA] FPGA输出32.768 时钟，硬件PCB是否需要做包地处理。 FPGA PCB 时钟两只岸上的鱼 2016-9-30 08:26 0 916
[FPGA] FPGA管脚电压部分不对 FPGA 电压管脚 SITPBEAR 2016-9-28 22:52 2 1475
[FPGA] spartan6 spi配置模式下的烧写失败 spartan6 nilsolov 2016-9-27 21:18 0 1546
[FPGA] Lattice FPGA项目开发外发 FPGA lattice jacky.chen 2016-9-27 00:37 5 2094
[FPGA] [锆石科技]收到活动的板子了，晒晒！ AC FPGA PGA sunsgy 2016-9-25 08:40 14 2176
[FPGA] LED-PWM调制 LED PWM调制信号黎释注册 2016-9-24 08:55 0 892
[FPGA] 例说FPGA连载34：PLL例化配置与LED之使用TCL Scripts进行引脚分配 FPGA LED PLL rousong1989 2016-9-23 09:11 0 842
[FPGA] NIOS II .S源文件语法请教源文件 NIOS TI JLennon 2016-9-22 21:08 0 1008
[FPGA] 求助：自己设计的FPGA板子无法进行JTAG下载 FPGA JTAG 电压清净妙音 2016-9-22 16:09 17 4692
[FPGA] 用microblaze的axi结构时，网表正常生成，但是产生bit文件出错 MICROBLAZE BRAM 18868877683 2016-9-21 22:37 3 1450