【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 |订阅

今日: 1|主题: 7790|帖子: 43607

版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2025-6-17 17:01 215 209806
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 191064
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 198422
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 125622
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 64480
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 120404
[Allegro] 电子专业大学生应该什么时候学PCB最好? New
2026-2-26 13:52 0 1
KiCad Version 10.0.0 Release Candidate 1 Available New
2026-2-24 18:06 0 24
寻上海KICAD或嘉立创PCB布线免授,有偿 New
2026-2-24 15:41 0 25
[protel] Altium Designer 详细使用教程 attachment
2026-2-23 14:47 25 126
[protel] 请教有关Altium Designer的Power Analyzer by Keysight问题 新人帖
2026-2-4 21:19 0 93
[multisim] 从零开始学电路仿真Multisim attachment
2026-2-1 17:21 27 131
[FPGA] 异步FIFO的FPGA实现
2026-1-31 23:13 27 140
[FPGA] IIC总线的FPGA实现 attach_img
2026-1-31 23:11 30 133
[FPGA] FPGA中亚稳态  ...2
2026-1-31 23:09 36 192
[protel] 多图纸设计 .转  ...2
2026-1-31 23:05 34 207
[FPGA] 关于generate用法
2026-1-31 22:17 0 97
[Verilog HDL] verilog中的signed类型
2026-1-31 22:16 0 97
[FPGA] FPGA管脚约束
2026-1-31 22:15 0 115
[multisim] LabVIEW高级程序设计例程 attachment
2026-1-31 22:06 0 97
[multisim] 基于Proteus的单片机实时时钟仿真设计 attachment
2026-1-31 22:06 0 99
[protel] AD10原理图的汉字注解丢失问题?AD9不会 attach_img
2026-1-18 10:00 6 5240
[Allegro] CITNO Skill Allegro PCB设计辅助软件 attach_img
2026-1-16 13:57 10 11138
KiCad 9.0.7 Release
2026-1-6 11:31 0 91
KiCad Version 9.0.7 Release Candidate 2 Available
2026-1-6 11:29 1 95
[ISE] Vivado安装、生成bit文件及烧录FPGA的简要流程 attachment
2025-12-30 22:54 25 121
[multisim] 数字集成电路 attachment
2025-12-30 22:53 25 126
[FPGA] FPGA入门教程 attachment
2025-12-30 22:51 27 129
[multisim] 阻抗控制 attachment
2025-12-30 22:50 33 124
[protel] PCB+LAYOUT手册 attachment
2025-12-30 21:54 0 90
[protel] 电路设计案例 attachment
2025-12-30 21:53 0 92
[ISE] Vivado使用误区与进阶 attachment
2025-12-30 21:51 0 92
[ISE] Vivado简明教程 attachment
2025-12-30 21:51 0 86
[ISE] Vivado集成开发环境时序约束 attachment
2025-12-30 21:44 0 92
15分钟学会FPC软板设计 attach_img
2025-12-30 09:58 1 13842
[protel] 嘉立创EDA如何画FPC补强 attach_img
2025-12-29 20:59 2 11618
[Allegro] Allegro合集  ...234
2025-12-24 10:32 74 20752
[protel] Altium Designer 电路设计 attachment
2025-12-23 16:25 27 873
[Verilog HDL] 国产数字simulator,对标 VCS/XRUN 新人帖
2025-12-5 20:17 0 319
[FPGA] FPGA设计流程指导 attachment
2025-11-29 23:35 30 660
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部