【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 0|主题: 7426|帖子: 42002 收藏 (40)
版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2022-3-27 22:25 209 159074
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2020-11-24 08:53 156 145232
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2020-3-31 22:41 202 149900
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2020-3-3 20:14 84 84459
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 28751
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 84115
[protel] 电路板的布线设计 attach_img New
7 天前 18 99
[protel] pcb布线规则 New
7 天前 3 90
[protel] Altium Designer PCB各层的含义 attach_img New
7 天前 2 82
[protel] 关于AD9各种布线总结 attach_img New
7 天前 0 79
[cadence] PCB等长线设计 attach_img New
7 天前 7 102
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版 ! attach_img
7 天前 6 700
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 attachment  ...2
2022-9-14 16:57 40 994
[PADS] 原理图左下角有很多封装名称堆积 attach_img
2022-9-14 00:49 0 281
[protel] PCB Layout设计速成书籍推荐--《Altium Designer PCB画板速成》 attach_img  ...23456..12
2022-9-12 15:19 235 63084
[protel] AltiumDesigner使用技巧 转发 attach_img  ...2
2022-8-31 22:33 41 549
[protel] Altium Designer 原理图的绘制 attach_img  ...2
2022-8-31 22:30 43 545
[protel] Altium designer快速入门心得(转) attach_img  ...2
2022-8-31 22:26 40 538
[ISE] ISE14.7兼容性问题解决方案
2022-8-31 22:11 0 408
[ISE] Vivado和ISE设计流程比较 attach_img
2022-8-31 22:07 0 422
[FPGA] Xilinx的Vivado与ISE区别
2022-8-31 22:07 0 432
[protel] 有哪些值得推荐的EDA工具? attach_img
2022-8-31 22:06 0 378
[protel] PADS打开PCB文件时出现提示:发生严重的运行时错误 attach_img
2022-8-31 22:04 0 432
[protel] PADS转AD的格式以及错误处理 attach_img
2022-8-31 22:03 0 415
[protel] 如何用PADS打开AD的PCB文件 attach_img
2022-8-31 22:02 0 412
[protel] PADS工程文件导入AD attach_img
2022-8-31 22:02 0 412
[protel] 将Eagle电路图格式转换成Altium Designer格式
2022-8-31 22:01 0 429
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB attach_img
2022-8-31 22:00 0 410
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 新人帖
2022-8-31 20:07 1 897
[cadence] 小哥PCB系列教程一起来学Cadence Allegro高速PCB设计(视频+资料 attach_img
2022-8-31 19:59 3 41857
[Verilog HDL] Verilog 中 task的使用方法
2022-8-30 21:46 0 393
[Verilog HDL] Verilog 循环语句 attach_img
2022-8-30 21:45 0 399
[Verilog HDL] verilog的testbench
2022-8-30 21:45 0 402
[FPGA] Testbench文件 attach_img
2022-8-30 21:44 0 382
[protel] 层次化原理图的设计 attach_img
2022-8-30 21:40 2 394
[CPLD] Altium Designer 常用快捷键
2022-8-30 21:36 0 394
立创开源|可拼接点阵屏 attach_img
2022-8-30 21:24 2 636
python文件打包成exe可执行文件
2022-8-25 14:43 0 467
[cadence] [重磅]最全的电路仿真软件下载汇总,五大公司工具合集,65G attach_img digest reward1.00
2022-8-24 22:41 4 71530
[Verilog HDL] Verilog知识大全 attach_img
2022-8-8 14:59 15 876
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则