【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 10 |主题: 7753|帖子: 43232

版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2025-6-17 17:01 215 203905
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 185938
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 193093
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 120808
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 60457
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 116290
[ISE] Vivado 2019.2 安装教程 New
2025-10-28 10:21 0 33
verilog HDL实现中值滤波 New
2025-10-28 10:15 0 26
[FPGA] Xilinx FPGA中COE文件格式详解 New
2025-10-28 10:14 0 25
[ISE] ISE 14.7 安装教程及详细说明 New
2025-10-28 10:13 0 26
[FPGA] FPGA 实现视频和图像处理设计 attachment New
2025-10-28 09:46 0 33
[FPGA] 基于NIOSII_IP核的VGA功能设计 attachment New
2025-10-28 09:34 0 29
[FPGA] VGA_IP_Core attachment New
2025-10-28 09:32 0 29
[cadence] Allegro_crack attachment New
2025-10-28 09:30 0 28
[cadence] Cadence教程 attachment New
2025-10-28 09:30 0 27
[FPGA] 深入浅出玩转fpga attachment New
2025-10-28 09:25 0 30
[FPGA] 无毛刺的时钟切换电路
2025-9-28 19:43 34 3525
[FPGA] 学完基础的verilog语言后如何进一步学习fpga
2025-9-28 19:41 36 3069
[FPGA] Verilog:有符号数加法器
2025-9-28 19:40 22 2997
[FPGA] 跨时钟异步处理(从快到慢)的Verilog代码
2025-9-28 19:40 32 3049
[Verilog HDL] Verilog的边沿检测
2025-9-28 19:39 32 3074
[FPGA] 嵌入式应用程序开发 attachment
2025-9-28 17:23 0 2899
[Quartus] TCP/IP技术大全 attachment
2025-9-28 17:22 0 2900
[multisim] 如何约束设计的概念 attachment
2025-9-28 17:22 0 2907
[cadence] 信号与系统分析 attachment
2025-9-28 17:21 0 2909
[multisim] 锁相环(PLL)电路 attachment
2025-9-28 17:21 0 2950
[Verilog HDL] VHDL实用教程 attachment
2025-9-28 17:20 0 2912
[FPGA] 单片机C语言程序设计实训100例——基于8051 Proteus仿真 attachment
2025-9-6 10:14 0 5429
[FPGA] 太空人天气时钟 attachment
2025-9-6 10:12 0 5024
[FPGA] FPGA设计全流程 attachment
2025-8-30 22:21 33 5820
[cadence] allegro 16.5中文教程 attachment
2025-8-30 22:20 30 5721
[Verilog HDL] 基于NIOSII_IP核的VGA功能设计 attachment
2025-8-30 22:19 27 5650
[cadence] Cadence教程 attachment
2025-8-30 22:18 27 5656
[Allegro] Altium Designer规则及覆铜设计小技巧
2025-8-30 22:14 11 15489
[cadence] Cadence_Allegro16.5crack attachment
2025-8-30 21:47 26 5650
[Verilog HDL] 基于MicroBlaze的嵌入式系统设计 attachment
2025-8-30 21:05 0 5603
[FPGA] 采用 FPGA 实现视频和图像处理设计 attachment
2025-8-30 21:04 0 5624
[FPGA] ov7670 摄像头模块资料 attachment
2025-8-30 21:03 0 5625
[cadence] Cadence_SPB165_安装说明 attachment
2025-8-30 21:02 0 5599
[cadence] Cadence_Concept_HDL_Allegro原理图与PCB设计 attachment
2025-8-30 21:02 0 5584
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部