EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 1|主题: 7628|帖子: 42620 收藏 (42)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 77 名

12 3 4 5 6 7 8 9 10 ... 191 / 191 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶

版块主题
隐藏置顶帖大家都来讨论一下新手怎么学习fpga ...2 3 4 5 6..11 FPGA 开发板代码 lknudt 2024-9-17 14:20 205 166142
隐藏置顶帖 [protel] 还在用99se的人进来描述下你是什么情况 ...2 3 4 5 6..11 se 软件 protel riverpeak 2024-9-17 14:18 212 176812
隐藏置顶帖 [cadence] 2012年IPC第一届PCB LAYOUT设计大赛（中国区）作品学习分享 ...2 3 4 5 layout 大赛 PCB forgot 2023-2-22 08:17 86 97360 2
隐藏置顶帖数字设计&verilog 每周一练（一二） ...2 3 4 5 6..8 verilog 电路数字电路 Fourier00 2020-11-24 08:53 156 160170 2
隐藏置顶帖 X-FEST 2012资料发布 ST FPGA PGA GoldSunMonkey 2019-4-30 13:03 15 39417
隐藏置顶帖亚稳态分析 ...2 3 4 时钟器件 patrick007 2016-5-24 10:00 78 95936
[PADS] RK3168平板电脑原理图+pcb ...2 3 4 5 平板电脑 rk3168 PCB bbccnn 2024-11-20 19:17 92 50543 56
课题指导-搭建HT的环境测试 New 环境测试 HT 51xlf 2024-11-18 22:08 0 316
[CPLD] Verilog语言与C语言的本质区别 New C语言 Verilog语言 verilo gaochy1126 2024-11-18 09:52 0 281
stm32血压计的设计 New STM32 血压计设计 elsaflower 2024-11-18 09:49 0 394
[protel] Verilog中的时间尺度与延迟 New verilo verilog 11 hanstin 2024-11-18 00:00 0 264
求ESP32通过mqtt和android进行图片传输代码 New Android 代码 QT macpherson 2024-11-17 21:33 0 352
来求一个ep4ce6的定制板的PCB和原理图 EP4CE6 PCB i1mcu 2024-11-10 10:32 0 1250
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 658
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 726
[protel] AltiumDesigner全版本安装包整理分享转 Altium Design Designe gaochy1126 2024-10-19 13:50 26 11637
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 1420
立创圆形拼板实例，如何用拼板功能制作 mickit 2024-9-29 20:33 2 5080
verilog并行语句有哪些 verilog verilo 10299823 2024-9-29 10:04 1 6799
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 1977
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 1982
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 1960
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 1969
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 2114
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 2031
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 1985
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 1949
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 1949
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 1969
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 1900
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 2006
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 1869
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 1951
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 1913
[Verilog HDL] 编译预处理 meter parameter gaochy1126 2024-9-28 16:02 0 1889
任务和函数的对比和总结逻辑 function 控制 gaochy1126 2024-9-28 16:01 0 1896
[Verilog HDL] 综合语法触发 FOR 信号 gaochy1126 2024-9-28 16:01 0 1922
[Verilog HDL] Verilog学习经验分享电路经验分享学习 gaochy1126 2024-9-28 16:00 0 1888
[Verilog HDL] Verilog HDL verilog verilo hd gaochy1126 2024-9-28 15:59 0 1890
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 T3 使用 AD wang95 2024-9-25 09:31 0 3645