EDA 技术

今日: 0|主题: 7664|帖子: 42698 收藏 (43)

1 ... 9 10 11 121314 15 16 17 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Altium Designer之拼板设计笔记转 AC TI ig gaochy1126 2021-11-28 20:00 0 3476
[protel] 在Altium Designer 进行PCB设计的拼板操作 pc ig TI gaochy1126 2021-11-28 19:59 1 3039
[protel] Altium Designer之DRC检查学习笔记 ...2 rc Altium rc gaochy1126 2021-11-23 13:19 52 19157
PADS原理图下一个元器件对应多个PCB封装导出封装不对 robin_chen559 2021-11-17 11:24 3 8554
IC测试座/IC老化座/IC烧写座(IC Test & Burn-In sockets) IC测试 TEST lingmei 2021-11-11 15:04 1 5554
[cadence] cadence导入网表出现大量警告问题 cadence ni warning 1057265189 2021-11-3 09:28 0 4570
[protel] 今天升级win10后，protel99se 原理图打不开了 Protel99SE 原理图 win10 风云ljh 2021-11-1 14:58 14 22358
[FPGA] ZYNQ Linux操作系统移植说明文档 ...2 移植 Linux操作系统 zynq gaochy1126 2021-10-31 22:08 47 7307
[FPGA] 时钟约束 ...2 时钟 ge ck gaochy1126 2021-10-31 22:07 46 8086
[FPGA] Xilinx Zynq 7000 FSBL启动分析（一）转 ...2 XILINX zynq AC gaochy1126 2021-10-31 22:05 46 7742
[FPGA] Xilinx 7系列FPGA Multiboot介绍 ...2 XILINX boot Multi gaochy1126 2021-10-31 21:57 43 8163
[FPGA] 了解FPGA之Xilinx 7系列 ...2 FPGA XILINX 器件 gaochy1126 2021-10-31 21:53 43 6255
[FPGA] 3分钟快速认识Zynq开发 zynq sd ps gaochy1126 2021-10-30 18:23 0 5317
[FPGA] ZYNQ的启动原理和配置 zynq ROM ps gaochy1126 2021-10-30 18:22 0 4661
[FPGA] Zynq之uart软件配置 ar UART 软件 gaochy1126 2021-10-30 18:22 0 4443
[FPGA] IIC驱动 IIC驱动 ev gaochy1126 2021-10-30 18:21 0 4455
[FPGA] Linux操作系统移植移植 Linux操作系统 boot gaochy1126 2021-10-30 18:21 3 4850
[FPGA] 通过 XDC 使用数据初始化 Block RAM dc ck gaochy1126 2021-10-30 18:18 0 4409
使用ALLEGRO SI仿真时的警告怎么消除 zslw 2021-10-27 16:13 0 6021
[protel] 发一个静电*，pcb格式 PCB pc go flyingplus 2021-10-26 21:17* 8 5597
[FPGA] proteus的问题 Proteus TE proteu 比神乐 2021-10-25 09:50 0 4863
[FPGA] Zynq上IIC驱动 IIC驱动 zynq gaochy1126 2021-10-23 20:56 0 5418
[ISE] 增量编译（Incremental Compile）提高Vivado编译效率 Vivado Compile 编译 gaochy1126 2021-10-23 20:49 0 5413
[FPGA] 使用Vivado IDE IDE Vivado AC gaochy1126 2021-10-23 20:49 0 5447
[FPGA] max_fanout命令的正确打开方式 AN 网络 TE gaochy1126 2021-10-23 20:43 0 5491
[FPGA] 如何在批模式下运行 Vivado 仿真器？仿真器 Vivado SIM gaochy1126 2021-10-23 20:42 0 5550
[FPGA] Zynq-7000 ARM端MIO的使用 fm ARM Zynq-7000 gaochy1126 2021-10-23 20:32 2 5486
[FPGA] Vivado 综合崩溃调试指南调试 Vivado TI gaochy1126 2021-10-23 20:24 3 5488
[ISE] Vivado中Debug的操作方式 BUG Vivado AC gaochy1126 2021-10-23 20:05 0 5253
[FPGA] IO延时约束转 IO ck se gaochy1126 2021-10-23 20:03 0 5101
[FPGA] xilinx vivado 下载链接分享 vitis vivado 2020.1 ...2 TI XILINX Vivado gaochy1126 2021-10-23 19:22 39 8771
[cadence] CADENCE视频教程 ...2 3 4 5 CAD cadence 视频教程 lzmm 2021-10-20 15:00 83 16666 9
PADS设定自动删除多余走线 ADS pad pads vitohu 2021-10-11 17:43 1 12099
proteus Proteus TE proteu luzhg0338 2021-10-3 20:34 0 7358
[Quartus] Altera——NCO IP核详解转 ...2 altera ip核 AC gaochy1126 2021-9-28 23:26 47 16169
[ISE] 使用Debug Cores（ILA）在线调试 ...2 BUG gaochy1126 2021-9-28 23:26 46 13486
[ISE] Vivado中使用debug工具步骤与调试技巧 ...2 BUG Vivado 调试 gaochy1126 2021-9-28 23:26 42 13628
[Verilog HDL] Verilog与VHDL的混合模块例化 ...2 verilog VHDL AC gaochy1126 2021-9-28 23:14 40 14027
[ISE] Vivado基础学习之 SystemGenerator ...2 Vivado generator System gaochy1126 2021-9-28 23:11 42 13658
[FPGA] Vivado中debug用法 BUG Vivado AC gaochy1126 2021-9-28 16:05 1 9472