EDA 技术

今日: 0|主题: 7644|帖子: 42663 收藏 (42)

1 ... 9 10 11 121314 15 16 17 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] proteus的问题 Proteus TE proteu 比神乐 2021-10-25 09:50 0 4831
[FPGA] Zynq上IIC驱动 IIC驱动 zynq gaochy1126 2021-10-23 20:56 0 5399
[ISE] 增量编译（Incremental Compile）提高Vivado编译效率 Vivado Compile 编译 gaochy1126 2021-10-23 20:49 0 5382
[FPGA] 使用Vivado IDE IDE Vivado AC gaochy1126 2021-10-23 20:49 0 5388
[FPGA] max_fanout命令的正确打开方式 AN 网络 TE gaochy1126 2021-10-23 20:43 0 5415
[FPGA] 如何在批模式下运行 Vivado 仿真器？仿真器 Vivado SIM gaochy1126 2021-10-23 20:42 0 5524
[FPGA] Zynq-7000 ARM端MIO的使用 fm ARM Zynq-7000 gaochy1126 2021-10-23 20:32 2 5471
[FPGA] Vivado 综合崩溃调试指南调试 Vivado TI gaochy1126 2021-10-23 20:24 3 5435
[ISE] Vivado中Debug的操作方式 BUG Vivado AC gaochy1126 2021-10-23 20:05 0 5201
[FPGA] IO延时约束转 IO ck se gaochy1126 2021-10-23 20:03 0 5094
[FPGA] xilinx vivado 下载链接分享 vitis vivado 2020.1 ...2 TI XILINX Vivado gaochy1126 2021-10-23 19:22 39 8523
[cadence] CADENCE视频教程 ...2 3 4 5 CAD cadence 视频教程 lzmm 2021-10-20 15:00 83 16444 9
PADS设定自动删除多余走线 ADS pad pads vitohu 2021-10-11 17:43 1 12057
proteus Proteus TE proteu luzhg0338 2021-10-3 20:34 0 7353
[Quartus] Altera——NCO IP核详解转 ...2 altera ip核 AC gaochy1126 2021-9-28 23:26 47 15998
[ISE] 使用Debug Cores（ILA）在线调试 ...2 BUG gaochy1126 2021-9-28 23:26 46 13405
[ISE] Vivado中使用debug工具步骤与调试技巧 ...2 BUG Vivado 调试 gaochy1126 2021-9-28 23:26 42 13566
[Verilog HDL] Verilog与VHDL的混合模块例化 ...2 verilog VHDL AC gaochy1126 2021-9-28 23:14 40 13978
[ISE] Vivado基础学习之 SystemGenerator ...2 Vivado generator System gaochy1126 2021-9-28 23:11 42 13608
[FPGA] Vivado中debug用法 BUG Vivado AC gaochy1126 2021-9-28 16:05 1 9456
[ISE] vivado广泛使用，ISE已过时？转 se Vivado FPGA gaochy1126 2021-9-28 15:20 0 9541
[multisim] LogiSim工具 logisim 电路 AC gaochy1126 2021-9-28 15:16 1 9548
FPGA基础知识基础知识 FPGA AC gaochy1126 2021-9-28 15:09 1 11240
[FPGA] 有限状态机有限状态机建模 mealy gaochy1126 2021-9-28 15:07 1 9528
[ISE] Vivado安装和使用 vivado安装 AC ST gaochy1126 2021-9-28 15:05 1 8225
[Verilog HDL] Verilog hdl与VHDL混用详解 verilog VHDL AC gaochy1126 2021-9-28 14:43 2 9620
[Verilog HDL] reg、wire、always语法转 Wire 触发 ST gaochy1126 2021-9-28 13:52 1 9209
[Verilog HDL] verilog HDL中wire和reg类型的区别 Wire verilog HDL gaochy1126 2021-9-28 13:45 1 8679
[Verilog HDL] Verilog指令_assign用法 verilo 指令 verilog gaochy1126 2021-9-28 13:40 1 9172
[Verilog HDL] Verilog-always语句 Verilog-A AC gaochy1126 2021-9-28 13:39 1 9329
[Verilog HDL] Verilog HDL那些事儿 hd HDL verilog hobbye501 2021-9-27 15:51 6 13715
[FPGA] altera FIR ip核 license破——解 altera license FIR gaochy1126 2021-9-25 23:45 1 9050
[Quartus] 使用和了解ALTERA的IP核 altera ip核 AC gaochy1126 2021-9-25 23:39 1 10830
[Quartus] altera的收费ip的获取方法转 ar altera ip gaochy1126 2021-9-25 23:38 1 9698
[FPGA] Altera FIFO IP核时序 altera 时序 FIFO gaochy1126 2021-9-25 23:37 1 10548
[Allegro] CITNO Skill Allegro PCB设计辅助软件 ALLEGRO pcb设计 SKILL lyh289114980 2021-9-7 10:42 9 10491
[cadence] 入门小问题 CAD cadence zhangkaixiangAJ 2021-8-30 10:06 0 10558
PCB布局布线 ...2 PCB布局布局布线电路 gaochy1126 2021-8-28 21:28 44 17204
[protel] PCB布线 ...2 pcb布线线路自动布线 gaochy1126 2021-8-28 21:27 50 16655
[protel] 如何在Altium Designer中批量添加敷铜过孔 ...2 ig Altium designer gaochy1126 2021-8-28 21:23 61 16635