EDA 技术

今日: 0|主题: 7720|帖子: 43027 收藏 (43)

1 ... 9 10 11 121314 15 16 17 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[ISE] Vivado管脚定义方法 AD vi 管脚 gaochy1126 2022-1-30 16:34 2 2980
[FPGA] Modelsim与ISE/Vivado联合仿真相关设置 AD models se gaochy1126 2022-1-30 16:33 1 2751
[ISE] Vivado联合modelsim仿真 AD models vi gaochy1126 2022-1-30 16:21 2 2640
[ISE] vivado保存debug波形 AD UG vi gaochy1126 2022-1-30 16:20 1 2632
[FPGA] vivado 时序约束 AD vi Vivado gaochy1126 2022-1-30 16:19 1 2977
[FPGA] Vivado HLS 程序优化 AD vi Vivado gaochy1126 2022-1-30 16:17 4 2879
[ISE] Vivado Simulator基本操作 AC AD imu gaochy1126 2022-1-30 16:14 2 2982
[ISE] 安装vivado AD vi Vivado gaochy1126 2022-1-30 16:13 1 2515
[ISE] Vivado中如何将配置程序固化到FLASH AD vi flash gaochy1126 2022-1-30 16:12 1 2918
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 AC TE gaochy1126 2022-1-27 22:15 0 2664
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 TE ps gaochy1126 2022-1-27 22:14 0 2552
[cadence] Orcad PSpice教程 AI Train AD gaochy1126 2022-1-27 21:19 0 2921
[FPGA] Verilog硬件描述语言参考手册 AC AD verilo gaochy1126 2022-1-27 20:44 1 2731
[cadence] 不用重新走线快速修改差分线参数的方法 pc PCB 仿真飞之天之飞 2022-1-23 15:34 0 3149
[multisim] 基于Multisim14仿真的简易信号发生器转 ...2 AC TI multisim14 gaochy1126 2021-12-31 20:57 42 4110
[multisim] Protues 8.6 详细安装步骤 ...2 AD PROTUES AC gaochy1126 2021-12-31 20:01 41 4234
[FPGA] Vivado ECO实例教程 ...2 AD vi gaochy1126 2021-12-31 19:58 44 4114
[FPGA] Vivado常见问题集锦转发 ...2 AC AD vi gaochy1126 2021-12-31 19:57 41 3911
[multisim] Proteus仿真入门之LED点灯 ...2 Prote TE proteu gaochy1126 2021-12-31 19:43 42 4384
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2570
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 4032
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2446
[FPGA] Vivado神器之DocNav AD vi gaochy1126 2021-12-31 19:18 0 2459
[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 4649
[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2505
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2623
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 3156
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2430
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2533
[FPGA] Vivado开发流程 AD vi gaochy1126 2021-12-31 19:09 1 2558
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 4237
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 3533
[multisim] roteus8.6学单片机系列-工程建立 AD TE 单片机 gaochy1126 2021-12-30 23:55 0 2588
[multisim] Multisim电路仿真 TI multisim 电路仿真 gaochy1126 2021-12-30 23:53 0 2892
[multisim] Multisim仿真入门教程 TI multisim仿真 AC gaochy1126 2021-12-30 23:51 0 2583
[Verilog HDL] VHDL语言100例详解 ...2 3 4 5 6..7 vhdl语言基础知识 hellonihao 2021-12-30 23:48 124 36249
倾情回馈——大量verilog设计资料 ...2 verilog verilo Verilog语言 seaboy6 2021-12-30 23:45 38 8016
[cadence] Cadence16.5pspice教程全集 ...2 3 4 5 cadence16.5 PSPICE 仿真 Three_water 2021-12-30 23:41 123 22718 58
[Allegro] Allegro合集 ...2 3 4 ALLEGRO HID IDE hobbye501 2021-12-28 11:47 72 19917 56
[PADS] PADS Router 建立差分对被拒，因为网络中存在铜箔/覆铜/平面层 pads router 网络 xilibubo2 2021-12-25 09:57 1 5183