本版专家: gaochy1126
今日: 0|主题: 7707|帖子: 42936 收藏 (43)
[Verilog HDL] FFT算法的优化及DSP的实现 attachment
2025-5-31 16:03 0 2340
[protel] 09-《Protel99SE电路设计与仿真》  ...23
2025-5-10 23:55 46 25038
[protel] 指纹模块资料 attachment
2025-4-30 23:21 0 3404
[protel] 锂电池充电和两路输出 attachment
2025-4-30 23:20 0 4486
[multisim] 《ZigBee实战演练》 attachment
2025-4-30 23:20 0 4496
[ISE] 小智 AI 聊天机器人百科 attachment
2025-4-30 23:18 0 4516
[Verilog HDL] 语法与注释
2025-4-30 23:17 0 3500
[Verilog HDL] 计数器与寄存器设计
2025-4-30 23:16 0 4422
[Verilog HDL] verilog 语法基础汇总
2025-4-30 23:13 0 4490
[FPGA] 真的懂Verilog吗
2025-4-30 23:13 0 4452
stm32血压计的设计
2025-4-30 09:40 4 12895
求个课程设计,51单片机的电子琴
2025-4-30 09:40 5 16729
51单片机不使用定时器测量超声波
2025-4-30 09:39 3 13564
INA226的arduino的驱动代码
2025-4-30 09:38 5 14451
lora的多点通信 attachment
2025-4-30 09:37 5 15751
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img
2025-4-29 11:51 2 17251
[Verilog HDL] CFA科普系列01|EDA工具装不上?可能不是你技术差,而是少了这两个命令
2025-4-27 10:26 0 3664
[FPGA] LogiSim 工具
2025-4-26 22:26 2 8693
[cadence] 用一套Linux系统,撑起整个芯片设计平台?CFA团队教你如何搭好EDA智算平台的技术底座 新人帖
2025-4-25 18:39 0 4905
[PADS] RK3168平板电脑原理图+pcb 新人帖  ...2345
2025-4-25 17:14 94 61375
[FPGA] 简单时序逻辑电路
2025-4-19 19:49 1 8651
[Verilog HDL] verilog哪本书比较好
2025-4-18 21:17 3 11283
wifi模块在一直重启?
2025-4-16 21:18 4 13702
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000);
2025-4-15 20:21 3 12642
[Verilog HDL] vhdl和verilog哪个好?
2025-4-15 20:01 2 11093
[Verilog HDL] 有限状态机
2025-4-14 21:01 2 9298
有没有可以根据产品接口,自动生成接线图的软件或平台?
2025-4-14 20:23 1 7580
[cadence] [重磅]最全的电路仿真软件下载汇总,五大公司工具合集,65G attach_img digest reward1.00
2025-4-13 14:52 19 94123
[ISE] Vivado 安装和使用
2025-4-12 21:07 1 8663
AD8032的滤波算法
2025-4-12 21:03 2 16046
[Verilog HDL] 复杂时序逻辑电路
2025-4-12 20:46 1 9926
allegro17.4混合拼版问题 attach_img
2025-4-9 21:04 1 4392
stm32mp157可以跑神经网络吗
2025-4-2 20:35 3 13716
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2025-3-17 20:26 10 30678
求ESP32通过mqtt和android进行图片传输代码
2025-3-9 16:18 5 12236
PH传感器的电压是如何转换为pH数值
2025-2-14 11:12 2 12326
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 7300
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 9745
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 8752
[FPGA] 代码风格规范
2024-12-31 08:34 0 7317
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则