EDA 技术

今日: 0|主题: 7664|帖子: 42698 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 4666
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 4569
求ESP32通过mqtt和android进行图片传输代码 Android 代码 QT macpherson 2024-11-30 21:29 4 6794
来求一个ep4ce6的定制板的PCB和原理图 EP4CE6 PCB i1mcu 2024-11-30 21:22 1 7351
stm32血压计的设计 STM32 血压计设计 elsaflower 2024-11-30 21:21 3 6556
课题指导-搭建HT的环境测试环境测试 HT 51xlf 2024-11-30 21:13 1 6593
[cadence] 小哥Cadence Allegro72讲速成视频完整版，Cadence Allegro16.6教程 cadence Allegro16.6 HID hetao877 2024-11-30 12:51 9 25879 1
[cadence] Cadence使用入门 AD CAD cadence gaochy1126 2024-11-30 08:49 9 6956
[protel] Verilog中的时间尺度与延迟 verilo verilog 11 hanstin 2024-11-30 08:48 1 5776
[protel] AltiumDesigner全版本安装包整理分享转 Altium Design Designe gaochy1126 2024-11-28 08:52 27 17118
[CPLD] Verilog语言与C语言的本质区别 C语言 Verilog语言 verilo gaochy1126 2024-11-28 08:48 1 5287
[protel] 多图纸设计 TI initial ni gaochy1126 2024-11-27 09:27 27 15104
[protel] 09-《Protel99SE电路设计与仿真》 ...2 3 仿真电路设计 Protel99SE hobbye501 2024-11-27 09:25 43 18331 1
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 4956
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 5542
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 5686
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 6417
立创圆形拼板实例，如何用拼板功能制作 mickit 2024-9-29 20:33 2 10097
verilog并行语句有哪些 verilog verilo 10299823 2024-9-29 10:04 1 12017
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 6953
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 6961
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 6772
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 6825
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 7202
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 7007
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 6889
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 6768
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 6715
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 6971
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 6671
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 6742
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 6694
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 6809
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 6633
[Verilog HDL] 编译预处理 meter parameter gaochy1126 2024-9-28 16:02 0 6689
任务和函数的对比和总结逻辑 function 控制 gaochy1126 2024-9-28 16:01 0 6674
[Verilog HDL] 综合语法触发 FOR 信号 gaochy1126 2024-9-28 16:01 0 6742
[Verilog HDL] Verilog学习经验分享电路经验分享学习 gaochy1126 2024-9-28 16:00 0 6617
[Verilog HDL] Verilog HDL verilog verilo hd gaochy1126 2024-9-28 15:59 0 6677
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 T3 使用 AD wang95 2024-9-25 09:31 0 8494