本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 0|主题: 7743|帖子: 43222

C#串口软件--踏出第一步 attach_img
2018-10-31 21:54 1 1090
想学习一下上位机软件的设计
2018-10-30 16:37 0 1446
[protel] 急求433M GPRS PCB天线设计尺寸大小
2018-10-25 23:37 4 1851
[protel] AD PCB中如何选中跟某个元器件有电气连接的所有元器件?
2018-10-18 22:05 15 10777
[protel] PCB材料常识知识 attach_img
2018-10-14 11:34 3 1032
PROCESS 中允许多个 WAIT 吗? attach_img
2018-10-10 22:38 4 2662
[multisim] 求助大神!!!电路连接好后,万用表没有示数怎么回事 新人帖
2018-10-7 12:06 5 2663
[Verilog HDL] 关于仿真软件modelsim无法建立工程 新人帖
2018-10-7 12:05 2 3102
[protel] 分享一个Altium Designer绘制的一个PCB3D封装库
2018-10-7 12:04 1 1585
[protel] AD16全局修改无效
2018-9-25 10:06 1 1675
[PADS] PADS PRO VX2.1 元件Symbol中 ref designator 后面的“?”怎么加
2018-9-10 10:09 1 1618
[protel] ad覆铜一块区域覆盖不到 attach_img
2018-9-3 08:27 5 2746
[Allegro] Hyperlynx如何设置双层板的叠层结构??
2018-9-1 15:30 0 1525
[multisim] mulitisim 可以对蓄电池仿真吗? 新人帖
2018-8-15 10:41 2 1961
[FPGA] 七天玩转Altera attachment
2018-7-31 22:34 4 1317
[Verilog HDL] 关于Quartus 2 13.1无法仿真的问题 新人帖
2018-7-25 08:47 2 3706
[cadence] Pspice在电力电子仿真方面的应用 attachment
2018-6-30 22:12 13 2653
[protel] PCB解析和信息分析软件
2018-6-27 10:17 3 1084
[multisim] multisim在哪里下载
2018-6-27 10:15 4 1912
[PADS] 在PADS中怎样才能在弱小信号线周围画包地线?
2018-6-12 10:06 1 4266
[Allegro] 请问地线环绕一圈但不闭合,这样屏蔽效果好不好? attach_img
2018-6-9 17:00 14 5791
[Allegro] pcb editor打不开 attach_img
2018-6-7 23:15 4 2202
[protel] AD画板去掉安装孔 attach_img
2018-6-6 16:04 5 2333
[PADS] PADS9.5安装问题
2018-6-6 16:02 3 1831
[cadence] Cadence16.X中Verilog file如何支持Pspice仿真
2018-6-3 10:34 0 1385
[cadence] 直播cadance安装 attachment
2018-5-31 21:58 12 1959
[FPGA] Spice仿真书 attachment
2018-5-31 21:39 0 1731
[Verilog HDL] 硬件描述语言例子 attachment
2018-5-31 21:37 0 864
[FPGA] NIOSII实验指导书 attachment
2018-5-31 21:36 0 994
[FPGA] FPGA和NiosII attachment
2018-5-31 21:34 0 1020
[FPGA] 基于VHDL的FPGA和NiosII实例精炼 attachment
2018-5-31 21:31 0 950
[FPGA] 【转】Altera官方视频教程
2018-5-31 21:28 0 2685
[FPGA] FPGA入门进阶及视频图像开发教程 attachment
2018-5-31 21:23 0 830
最新最精简 DM9000AEP DM9000CEP 设计资料 attachment
2018-5-25 14:57 2 2388
[protel] 求 Micro-Cap 11.0.0.9 **版 attach_img  ...2
2018-5-8 18:55 33 29343
[Verilog HDL] 关于MBI5153的问题 新人帖 attach_img
2018-5-6 20:52 4 3645
[Verilog HDL] 请问一下generate的用法 新人帖
2018-5-4 21:42 5 2154
[protel] AD10原理图的汉字注解丢失问题?AD9不会 attach_img
2018-4-30 17:37 5 5054
[PADS] 手机主板硬件及layout设计 attachment
2018-4-29 20:13 1 2839
[cadence] ORCAD中的元件封装可以指定pads的PCB封装吗?而不是元件类型
2018-4-29 20:08 3 3276
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部