本版专家: gaochy1126
今日: 1|主题: 7644|帖子: 42663 收藏 (42)
[multisim] 电路仿真软件NI.MULTISIM11.0专业**版共享下载 attachment  ...234
2024-3-13 14:10 76 38272
[multisim] Multisim10计算机仿真在电子电路设计中的应用 attachment
2024-3-13 13:31 19 11288
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-13 10:17 0 9284
[protel] Altium Designer实战攻略与高速PCB设计 电子版书籍 新人帖  ...2
2024-3-12 20:17 38 21324
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 9078
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 9253
[FPGA] Altera FPGA CPLD设计(高级篇) attachment
2024-3-1 10:13 3 10631
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 9294
[protel] 干货-Altium Designer20 高效实用4层PCB视频课程+配套练习文件 新人帖 attachment  ...234
2024-2-21 10:32 78 39913
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 9314
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 11001
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 9781
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 9659
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 9557
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 10443
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 9753
这两个EDA软件一样吗?
2024-1-29 21:53 1 10420
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 9740
[Allegro] 关于allegro光绘文件时丝印层的问题? attach_img
2023-12-12 11:55 2 10919
[FPGA] 1.Idelay 如何添加? attach_img
2023-12-5 15:14 1 9891
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 10117
[protel] Verilog中的运算符
2023-11-30 20:52 0 10091
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 10519
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 10420
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 10580
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 10270
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 11483
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 11526
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 11584
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img
2023-9-1 16:06 1 13124
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 11525
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 11590
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 11834
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 11898
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 11537
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 11583
[PADS] PADS和AD 哪个好用啊?  ...2
2023-7-31 21:39 30 24975
[Verilog HDL] 简单测试文件编写
2023-7-28 18:07 1 11557
[Verilog HDL] 测试文件
2023-7-28 18:05 1 11529
[Verilog HDL] 有限状态机(FSM)
2023-7-28 18:04 1 11772
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则