发新帖我要提问
返回列表
打印
[FPGA]

altera的FPGA的pll 模块不能正常工作，求解

[复制链接]
3000|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
52228254|  楼主 | 2015-7-13 10:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
altera, FPGA, PLL, 时钟, 供电
新做了一块fpga板子，板卡可以正常下载程序，也可以正常工作，但是当调用fpga上的pll时，pll的时钟波形输出不正常，我测量了pll的供电电压为2.5v，我晶振供电电源为3.3v，用示波器测量了晶振频率，为12M方波，用pll将12M时钟倍频为60M时钟后，测量输出频率，非常不正常， 周期为几微妙同时还夹杂着貌似干扰信号，具体pll输出测量信号如下图所示（注，程序只是程序没有其他模块部分，初步考虑为硬件问题，求大虾）


Cache_-4a53fdc7b2a80815.jpg (204.83 KB )

Cache_-4a53fdc7b2a80815.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ar_dong| | 2015-7-13 21:44 | 只看该作者
再焊个板子看看

使用特权

评论回复 赏
板凳
痴小吃| | 2015-7-24 16:33 | 只看该作者
解决了吗？地信号检查了吗

使用特权

评论回复 赏
地板
chenkui456| | 2015-7-31 19:38 | 只看该作者
pll_ref 10K接地了吗？ 这问题我之前遇过

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

52228254

46

主题

120

帖子

9

粉丝