发新帖我要提问
返回列表
打印
[FPGA]

FPGA配置时序问题，程序不稳定

[复制链接]
876|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiachunyu521|  楼主 | 2015-7-13 21:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时序, Chip, ChipScope, Scope
我V5的程序是算DDC后信噪比的程序 ，做的是6路DDC运算，  为什么每次配置之后得到的信噪比不一样，正常的时候是70，可能下一次配置后得到的就是16，还有就是有时候加上chipscope第2路错误了，其他5路正常，把chipscope删掉后第二路正确了，第5路又错误了。求猴哥赐教啊

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiachunyu521

2

主题

3

帖子

1

粉丝