现在想用MAX V的CPLD, FBGA256封装的,我的PCB是4层板\元件单面放置的;IO数大概用到80个左右;电源有1.8V和3.3V两种;
我就想问下,这种BGA封装的芯片,是否可以去耦电容单面放置,有没有什么特别要注意的地方?之前看到有人说是可以的,只要信号边沿时间在300ps以上,但是对于内核电源来说,怎么样知道信号的上升和下降时间是多少?看芯片手册上说TCO的延时是200多ps是否可以认为这个时间要小于200ps;
还有也有人说0.1uf去耦电容在大概20M往上就没有太多作用了,这时候起作用的是电源平面间的层间分布电容?是不是可以认为,在速度不高、瞬时电流不大的应用下,单面放置电容是可行的,只要电源平面足够大? |
楼主
