发新帖我要提问
返回列表
打印

求教ISE中PLL的问题

[复制链接]
977|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
醉小清风|  楼主 | 2015-7-15 15:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PLL, se, core, 时钟, AN
请问SPAN6的PLL调用可以用来做时钟延迟么?      调用core时应该怎么设置呢?  谢谢!!

使用特权

评论回复 赏

相关帖子
沙发
ococ| | 2015-7-15 16:44 | 只看该作者
设置相位偏移就可以了。

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
醉小清风 + 1 赞一个!
板凳
醉小清风|  楼主 | 2015-7-17 09:10 | 只看该作者
ococ 发表于 2015-7-15 16:44
设置相位偏移就可以了。

我按照例化的方式调用了PLL core,  但是综合编译出现错误说是引脚不存在.....

使用特权

评论回复 赏
地板
醉小清风|  楼主 | 2015-7-17 09:13 | 只看该作者
ococ 发表于 2015-7-15 16:44
设置相位偏移就可以了。

xilinx的core   修改相位只能改角度吗?不像altera的可以直接设置相位角度或者直接是延迟时间

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

醉小清风

20

主题

70

帖子

0

粉丝