打印
[ZLG-ARM]

LPC213X的Fpclk问题

[复制链接]
1667|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zddpy|  楼主 | 2008-3-31 10:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
请问一下Fpclk问题想使用IO口线模拟总线,但模拟出来的总线速度不快,是不是提高Fpclk时钟就能提高总线速度。

对UCOS的范例作了一下改动:

#define Fpclk (Fcclk / 4) * 4 
//VPB时钟频率,只能为(Fcclk / 4)的1、2、4倍

但在板上运行到: while((PLLSTAT & (1 << 10)) == 0);是就死机了,不知啥原因。

谢谢。

相关帖子

沙发
zlgarm| | 2008-3-31 20:31 | 只看该作者

GPIO

zddpy 您好:
   1.提高Fpclk频率确实可以提高I/O口的速度,但一般I/O口最大到3MHz左右。
   2.这里并没有死机,只是在等待PLL锁定。此外,请确保倍频后,PLL频率范围在156-320MHz内。
                                      by zlgarm_zhanghuping
         

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

16

主题

34

帖子

0

粉丝