Δ-Σ ADC结构--输入缓冲区

只看该作者 · 2015-7-23 09:19

调制器的输入阻抗很低，不适合很多的应用。对于要求高输入阻抗的应用，提供了两个缓冲区（每一个用于一个差分输入）。下图给出了输入缓冲区的结构。

只看该作者 · 2015-7-23 09:20

极低噪声的缓冲区互相独立，能通过DSM_BUF0[1]和DSM_BUF1[1]分别旁路，或者通过DSM_BUF0[0]和DSM_BUF1[0]分别断电。缓冲区能用于对输入信号进行放大。通过DSM_BUF1[3:2]寄存器位，配置提供1，2，4和8倍的增益。缓冲区有两种独立的模式，通过DSM_BUF0[2]比特位，提供0~Vdd-0.2V输入共模范围。这两种模式是：
   电平移动
            当输入接近于0V输入共模电压范围时，缓冲区输出能从输入电平向上移动。操作范围为Vssa-100到Vdda-100mV。
   轨至轨
            当输入是轨至轨时，使用这个模式。操作电压范围为Vssa+100mV到Vdda-250mV。

Δ-Σ ADC结构 --输入缓冲区

Δ-Σ ADC结构--输入缓冲区