ZLG大侠:
我现在的开发中用LPC2214来控制外设的读写,根据2214寄存器BCFG0~3的功能定义,其中可以设定对外设读写时插入的等待时钟周期个数WST1和WST2,范围在0--11111之间,资料上说明这个数是以控制器内部运行的时钟cclk为单位的.其中写信号/WE结束(变高)后再经过一个cclk周期的时候片选/CS变高,如果cclk的周期是13ns(Fcclk=60M),那就意味着数据的保持时间只有13ns,现在我的一个外设中这个时间不够.用示波器测试确实如此.我看了LPC2214芯片的时序图,它的时序是以VPB外设时钟XCLK为基准的.我现在把VPB外设时钟设成了30M,但对保持时间没有用,要增加保持时间只能降低主时钟cclk,但整个系统的运行速度就降了下来.怎样才能解决这个问题?我已经被这个问题折磨一个星期了,非常着急,请教ZLG的专家和用过该芯片各位大侠其中的解决方法.谢谢!! |
楼主
标题置顶
标题高亮
