初学Verilog，出现的错误解决不了，求帮忙

发表于 2015-8-8 22:43

刚刚学verilog,我输入好程序，编译时，总是显示建立的项目名字没有定义这个错误是怎么回事，试了几个程序都是这样的状况
Error (12007): Top-level design entity "banjiaqi" is undefined
Error: Quartus II 64-Bit Analysis & Synthesis was unsuccessful. 1 error, 0 warnings
Error: Peak virtual memory: 451 megabytes
Error: Processing ended: Sat Aug 08 22:31:38 2015
Error: Elapsed time: 00:00:05
Error: Total CPU time (on all processors): 00:00:02

发表于 2015-8-9 22:59

工程名与模块名不一致，module 模块名

发表于 2015-8-10 11:45

提示说得很清楚，"banjiaqi"没有定义，相当于 C 程序里用了函数名但没有函数体。

发表于 2015-10-16 11:34

可以参考明德扬的FPGA视频，我记得有Verilog这部分的讲解。

发表于 2015-10-17 00:06

工程名与模块名不一致

发表于 2017-12-17 11:09

重新建立一个项目，将项目名和存储的文件名和模块名相同即可

[verilog] 初学Verilog，出现的错误解决不了，求帮忙

相关帖子

浏览过的版块

技术新星奖章

技术高手奖章

晶莹之水滴

社区建设奖章

欢快之小溪

以坛为家

技术奇才奖章