本帖最后由 zyj9490 于 2015-8-10 08:34 编辑
那是因为输出级没有深度包和,(去D1),(开环),没有去D1,深度包和,吸入很多电流,负载重,因此交界处,又受制于SR,以最大的斜率上升,直到平衡。在直线上升处,可以看看正负二端的差分输入电压是否过大,正常时近似于相等,(虚短原理)。克服以上问题:1。无效半周期,负载尽量轻,避深度饱和状态,2:尽量选用SR较高的OP,早点跟踪上输入信号的变化,还有输入信号幅度不要太高。你可以看看TI的精密实验室的视频课程,带宽,压摆率,稳定性章节,对你很有好处的。
|