mos管截止电压不为0

只看该作者 · 2015-8-10 16:02

本帖最后由 seanwaye 于 2015-8-11 18:44 编辑

由于网友反映问题描述不清楚，老张特地帮忙整理出了电路图，目前我的电路就是这样做的。

为了方便讨论，我把问题总结下：

当Q2的栅极给个高电平的时候，Q2这个Nmos导通，Q1栅极为0V，Q1D极电压测量为3.3V左右，但是当Q2的栅极给个低电平的时候，Q1的栅极为3.3V左右（和VCC_IN电压一样，是正常的现象），但是D极却有2.7V左右。

如果把Q2的D和S极对调，在Q2基极低电平的时候，Q2的S极有0.6V的电压，相当于Q1的栅极有0.6V的电压，此时VBAT电压为3.2V，相当于Q1始终截止不了。

2万 · 2015-8-10 16:18

Q2画的不是PMOS。

Q2不导通，即D近似悬空，自然不会是0V。

只看该作者 · 2015-8-10 16:36

HWM 发表于 2015-8-10 16:18
Q2画的不是PMOS。

Q2不导通，即D近似悬空，自然不会是0V。

你的意思是Q2截止，D极的电压会在0-3V之间的任意值？难道还需要在D极上加一个下拉电阻？

2万 · 2015-8-10 16:41

seanwaye 发表于 2015-8-10 16:36
你的意思是Q2截止，D极的电压会在0-3V之间的任意值？难道还需要在D极上加一个下拉电阻？ ...

悬空，在干扰下可能出现你根本想象不到的东西。

D是否加下拉电阻？有负载了（这里你没画）就完全没那个必要。

1万 · 2015-8-10 17:04

2.7V的电压，有可能是别的器件漏过来的，不一定就是Q2的问题；
2.7V，刚好是3.3V经过1个二极管后的电压。。。

只看该作者 · 2015-8-10 17:07

HWM 发表于 2015-8-10 16:41
悬空，在干扰下可能出现你根本想象不到的东西。

D是否加下拉电阻？有负载了（这里你没画）就完全没那个必 ...

有负载的，负载是一个OLED的升压电路输入端，现在是把这个负载去掉后，电压都是2.7V，和截止的预期电压0V不一样……我测量过：当GPIO输入0V的时候，Q1的D极居然有0.6V的电压，相当于Q2的G极加了个低电压，所以导致Q2处于导通状态，输出2.7V的电压，按照正常情况，Q1在GPIO输入0V的时候，Q1的D极应该是和VBAT_IN电压一样啊，那样Q2的G极就是高电平，然后Q2就会完全截止，现在搞不懂为何Q1的D极为何会在GPIO输入0V的时候会有0.6V的电压？

只看该作者 · 2015-8-10 17:08

三极管玩久了…

只看该作者 · 2015-8-10 17:13

jjeemm77 发表于 2015-8-10 17:08
三极管玩久了…

只看该作者 · 2015-8-10 17:17

只看该作者 · 2015-8-10 17:20

jjeemm77 发表于 2015-8-10 17:17

:L

1万 · 2015-8-10 17:25

有一个寄生性的二极管漏电引起的，你可以接一个10欧的电阻试下，是否会降低。

只看该作者 · 2015-8-10 17:29

zyj9490 发表于 2015-8-10 17:25
有一个寄生性的二极管漏电引起的，你可以接一个10欧的电阻试下，是否会降低。 ...

有可能，这个电压刚好是PN节的电压降，如果真有这个寄生二极管的话，要场效应管完全截止，该怎么修改电路啊？

1万 · 2015-8-10 17:42

本帖最后由 zyj9490 于 2015-8-10 17:48 编辑

seanwaye 发表于 2015-8-10 17:29
有可能，这个电压刚好是PN节的电压降，如果真有这个寄生二极管的话，要场效应管完全截止，该怎么修改电路 ...

算出漏电流多少，在输出端并相对应的二极管到地，来抵消此漏电流。或并一个稳压管（相对漏电流较大）。没必要担心此输出电压。

只看该作者 · 2015-8-10 17:47

zyj9490 发表于 2015-8-10 17:42
算出漏电流多少，在输出端并相对应的二极管到地，来抵消此漏电流。或并一个稳压管（相对漏电流较大）。 ...

这样做功耗会加大不少呀，这个是低功耗电路里面的电源管理用的。

1万 · 2015-8-10 17:49

seanwaye 发表于 2015-8-10 17:47
这样做功耗会加大不少呀，这个是低功耗电路里面的电源管理用的。

稳压值又没有导通。

只看该作者 · 2015-8-10 17:54

zyj9490 发表于 2015-8-10 17:49
稳压值又没有导通。

没太听明白……你说的并联稳压二极管是在Q2的D极并联一个稳压二极管吗？要多大的稳压二管？

2万 · 2015-8-10 18:00

seanwaye 发表于 2015-8-10 17:07
有负载的，负载是一个OLED的升压电路输入端，现在是把这个负载去掉后，电压都是2.7V，和截止的预期电压0V ...

你的GPIO是数字信号，0态并不就是0电位输出。这里你必须自己解决那个电位的转换问题。

只看该作者 · 2015-8-10 18:10

HWM 发表于 2015-8-10 18:00
你的GPIO是数字信号，0态并不就是0电位输出。这里你必须自己解决那个电位的转换问题。
...

电位转换跟这个关联不太大吧，我数字口和场效应管都是共地的，数字口输出0电平，实测电压是0V，经过Q1G极后，Q1应该是截止，截止态的话，Q1D极电压等于VBAT_IN，相当于Q2G极电压是VBAT_IN，Q2Vgs电压等于0V，Q2截止，现在测得截止电压是2.7-3V左右，系统是3.3V供电，地线一致，数字电平和模拟电平高低电平不至于相差这么大吧。

2万 · 2015-8-10 18:23

seanwaye 发表于 2015-8-10 18:10
电位转换跟这个关联不太大吧，我数字口和场效应管都是共地的，数字口输出0电平，实测电压是0V，经过Q1G极 ...

如果确实是“Q2截止”，那么测得其D电位“2.7-3V左右”也不是什么特别奇怪的事情。前面说了，悬空测电压没有什么意义。

如果你一定要做试验，可以考虑接一个适当大小的电阻作为负载。

只看该作者 · 2015-8-10 18:26

HWM 发表于 2015-8-10 18:23
如果确实是“Q2截止”，那么测得其D电位“2.7-3V左右”也不是什么特别奇怪的事情。前面说了，悬空测电压 ...

我这个电压就是接了负载测试的，负载是OLED的升压电路输入端，断开负载和接入负载都有这个电压在，感觉不是悬浮电压，应该就是实际输出的电压值……

mos管截止电压不为0

打赏榜单

相关下载

相关帖子

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

技术奇才奖章

社区建设奖章

湍急之河流

七世轮回

奔腾之江水

无冕之王奖章

沉静之湖泊

突出贡献奖章