打印
[ZLG-MCU]

PWM的问题?

[复制链接]
1218|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
linhai1986|  楼主 | 2009-4-15 23:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
LPC936中:PLL输入频率的分频系数PLLDV3:0 能否取0值?
 
我的产品中,PWM信号必须达到16位的精度, 这样一来,PWM的频率就大大降低,如:
fosc = 7.373MHZ,  DIVM=2, CCLK = 7.373/4 = 1.84325MHZ,  PCLK = CCLK/2 = 0.921625MHZ
 
如果PLLDV3:0 = 1,
     则PLL的输入频率为:0.4608MHZ, 则16位精度的PWM的输出频率只有225HZ,此时程序工作很正常。
 
如果PLLDV3:0能够取0值的话,
     则PLL的输入频率应该就是PCLK, PWM的输出频率就可以翻一倍,但取0值时,一直末能试验成功!晕!
 
我将MCU时钟分频系数 DIVM 改为3,或 4,也都末能试验成功!
 
这个问题已困挠我N天了,不知到底能否取0值,请高手指点下!万分感谢!!!

相关帖子

沙发
xiaoxin1986| | 2009-4-15 23:55 | 只看该作者

RE

PWM模块还包括一个锁相环(PLL)用于产生介于16MHz 到 32MHz 的CCUCLK频率。在该频率下,
PWM模块提供超声PWM频率。在该频率下,PWM模块提供有10位分辨率的超声PWM频率(假使晶振
频率是1MHZ 或更高)。PLL的输入信号为0.5-1MHz,而输出信号为输入信号频率的32倍。该输出信号
作为定时器的时钟。用户必须将PCLK分频,分频系数为1-16。该分频器位于寄存器TCR21中。PLL频率
可表达为等式1: 
PLL频率=PCLK / (N+1)                                                   (1) 
此处:N为PLLDV3:0的值 
由于N的范围为0~15,CCLK频率的范围可以从PCLK到PCLK/16。

使用特权

评论回复
板凳
linhai1986|  楼主 | 2009-4-18 14:02 | 只看该作者

谢谢,还有个问题不明白

不知周先生所说的和硬件相关是什么意思?PWM信号和MCU的外围线路应该无关吧, 这个信号直接就从MCU中发出来了.

请指点,谢谢!

使用特权

评论回复
地板
xiaoxin1986| | 2009-4-18 14:45 | 只看该作者

嗯,换个芯片试一试

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

172

主题

1451

帖子

0

粉丝