一. 引脚排列及性能简介 带软件口令的非易失性存储器OKS12B5在引脚排列上与普通SRAM,EEPROM及通用NVRAM无异,只是它在通用NVRAM即由锂电池及抗干扰电路和SRAM组成的基础上在写信号上增加了软件锁功能。当用户要向此SNVRAM内存入数据时,先要打开写信号上的锁开放片内写信号,此指令为向此芯片最后一个单元写入88这个数(此时88并未真的存入此芯片的最后一个单元,这只是一个开锁指令),而当用户写完数据后,再向最后一个单元写入非88的数即可将写信号锁死,任凭外部干扰怎样也不能打开写信号,从而达到可靠保存数据的目的。同时原来通用NVRAM保存数据的功能即由监测电路监视VCC,当其上下电≤4.35V时自动拉高片内片选信号,使数据自动保护的功能此SNVRAM一样具备。 二. 读取模式 OKS12B5在WE(写使能)被禁止(high)且CE(片选)被选中(Low)并且OE(读信号)被使能(Low)执行一次读循环。17个地址输入线(A0-A16)指定的唯一的地址定义将要被访问。最后输入信号稳定后8位数据输出驱动器将在tACC时序内得到有效数据。 三、写模式 要向OKS12B5写数据,就先要打开放写信号,这就需要先发出一个向OKS12B5最后一个字节即最高字节写入88的指令。在写信号开放后,片内SRAM的写信号随外部写信号引脚的变化而变化,否则片内写信号被置高不能写入数据。在写信号开放后,地址输入稳定后,OKS12B5在WE和CE信号处于激活(低电平)状态为写模式。最后出现的CE或WE下降沿将决定写循环的开始,写循环终止于CE或WE前边的上升边沿。在写循环内所有地址输入必须保持有效。在下一个循环能被初始化前,WE写信号必须将高电平保持最少记录时间(tWR).写循环期间OE控制信号应当保持失效(高电平),避免总线冲突,如果输出总线已经有效(CE和OE激活),则写信号可以在tODW时序内从下降边沿开始禁止输出。 四、数据保存模式 OKS12B5为Vcc提供全部功能,当VCC大于4.5伏或4.75伏,写保护为4.35伏或4.75伏。当Vcc掉电时保存数据,没有任何附加支持电路的需要。HK12B5通常监视Vcc。如果电源电压降低,RAM自动写保护其本身。所有对RAM的输入变为“不接收”,所有输出为高电阻。当Vcc降低到大约3.0伏时,电源转换电路将用锂电源向RAM供电保存数据。电压升高时,当Vcc升高到大约3.0伏时,电压转换电路将外部Vcc与RAM连接。正常RAM操作在Vcc超过4.5伏或4.75伏后能够重新开始。同时OKS1245还提供了软件锁死功能,即在用户完成写入数据的操作后,只需向该芯片最后一个单元写入一个非88的数,如99,03等,片内SRAM的写信号被锁死,不论外部写信号怎样都不能向片内存入数据,从而大大提高了芯片的可靠性。 五、出厂状态及运输 OKS12B5从半导体出厂均保证满电量。运输及使用中的重力加速度不应超出1.5G否则影响寿命。 六、验收及服务 本产品验收期为1个月即自客户得到本产品后对以下各项性能指标进行验收,如果异议应在1个月内提出更换或退货。质量保证期即服务期为一年,如产品在一年内非使用问题而产生的产品质量问题并且未经使用损坏的经我公司检验认可可以给予更换。我公司拥有对以上条款的最终解释权。 七、各项指标 ① 最大范围 各脚对地电压 -0.3~5.0V 储存温度 -40℃~70℃ 焊接温度 200℃不能超过5秒 操作温度 0℃~55℃ 准工业级0℃~70℃ 工业级-40℃~85℃ 注:长期暴露在工作在以上最大范围下将影响使用周期 ②推荐操作条件 (0℃to70℃)
PARAMETER | SYMBOL | MIN | TYP | MAX | UNITS | PowerSupplyVoltage | Vcc | 4.5 | 5.0 | 5.5 | V | Logic1 | VIH | 2.2 | 5.0 | Vcc | V | Logic0 | VIL | 0.0 | 0 | +0.8 | V |
③直流特性 (0℃to70℃;Vcc=5V±10%) PARAMETER | SYMBOL | MIN | TYP | MAX | UNITS | Input Leakage Current for WE | IIL | -10 | 1 | 10 | mA | Input PARAMETER Leakage Current for CE | IIL | -10 | 1 | 10 | mA | Other Inputs Leakage Current | IIL | -10 | 0 | 10 | mA | I/O Leakage CurrentCE≤VIH≤Vcc | IIO | -10 | 0 | 10 | mA | Output Current @2.4V | IOH | -1 | 1.5 | 3 | mA | Output Current @0.4V | IOL | 0 | 3 | 5 | mA | Standby Current CE=2.2V | ICCS1 | 0.5 | 1 | 10 | mA | Standby Current CE=Vcc-0.5V | ICCS2 | 0.1 | 0.2 | 2 | mA | Operating Current | ICCO1 | 15 | 55 | 85 | mA | Write Protection Voltage | VTP | 4.25 | 4.5 | 4.75 | V |
④读写电特性 (0℃to70℃;Vcc=5V±10%) PARAMETER | SYM | OKS12B5-70 | OKS12B5-85 | OKS12B5-100 | UNITS | NOTES | MIN | MAX | MIN | MAX | MIN | MAX | Read Cycle Time | TRC | 70 | | 85 | | 100 | | ns | | Access Time | TACC | | 70 | | 85 | | 100 | ns | | OE to Output Valid | TOE | | 35 | | 45 | | 50 | ns | | OE To Output Valid | TCO | | 70 | | 85 | | 100 | ns | | OE or CE Output Active | TCOE | 5 | | 5 | | 5 | | ns | 5 | Output High ZfromDissection | TOD | | 25 | | 30 | | 35 | ns | 5 | Output Hold from dress change | TOH | 5 | | 5 | | 5 | | ns | | Write Cycle Time | TWC | 70 | | 85 | | 100 | | ns | | Write Pulse Width | TWP | 55 | | 65 | | 75 | | ns | 3 | Address Setup Time | TAW | 0 | | 0 | | 0 | | ns | | Write Recovery Time | tWR1 tWR2 | 5 15 | | 5 15 | | 5 15 | | ns | | Output High Z From WE | tODW | | 25 | | 30 | | 35 | ns | 5 | Output Active from WE | tOEW | 5 | | 5 | | 5 | | ns | 5 | Data Setup Time | tds | 30 | | 35 | | 40 | | ns | 4 | Data Hold Time | tDH1 tDH2 | 0 10 | | 0 10 | | 0 10 | | ns | |
⑤建议电源上下电时间 S YM | PARAMETER | MIN | MAX | UNITS | NOTES | T PD | CE at VIH before Power-Down | 0 | | μs | | T F | VCC Slew from4.5V to OV (CE at VIH) | 300 | | μs | | T R | VCC Slew from OV to 4.5V(CE at VIH) | 0 | | μs | | T REC | CE WE at VIH after Power-UP | 20 | 125 | μs | |
(TA=25℃) SYM | PARAMETER | MIN | MAX | UNITS | NOTES | TDR | Expected Data Retention Time | 10 | | years | 9,10 |
注:请技术人员在使用前仔细阅读英文资料,中文翻译仅为全部资料中的一部分。 |
http://www.bdtic.com/RAM/images/linemain.gif |
http://www.bdtic.com/images/相关产品.GIF |
相关链接:http://www.bdtic.com/RAM/NVRAM/OKS12B5.html |