发新帖我要提问
返回列表
打印
[锁相环]

低抖动时钟发生器

[复制链接]
1171|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小手冰冰凉|  楼主 | 2015-8-16 19:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟发生器, AD, hz, jitter, TE
各位大神好，我现在要设计一个时钟发生器链路，由10MHz晶振输出，经过一个时钟发生器或者合成器，输出62MHz时钟给高精度AD和FPGA作为时钟源（jitter指标要求小于2ps），但是在ADI和TI官网上找到的，要么是jitter指标不符合的，要么是封装太大（大于5mmx5mm），有没有使用类似设计的大神来推荐一下？谢谢了。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小手冰冰凉

1

主题

1

帖子

0

粉丝