打印
[FPGA]

请问ISE中fifo编译警告如何消除

[复制链接]
1172|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
windycraze|  楼主 | 2015-8-18 17:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
example:
WARNING:Pack:2874 - Trimming timing constraints from pin
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP
   of frag REGCLKAL connected to power/ground net
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP_REGCLKAL_tie
   sig
WARNING:Pack:2874 - Trimming timing constraints from pin
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP
   of frag REGCLKBU connected to power/ground net
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP_REGCLKBU_tie
   sig
WARNING:Pack:2874 - Trimming timing constraints from pin
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP
   of frag REGCLKBL connected to power/ground net
   gtx_module_inst/gtx_to_fifo_ip_inst/U0/xst_fifo_generator/gconvfifo.rf/grf.rf
   /gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/gnativebmg.native_blk_mem_gen
   /valid.cstr/ramloop[7].ram.r/v5_noinit.ram/SDP.SINGLE_PRIM36.TDP_REGCLKBL_tie
   sig
使用fifoIP之后都会产生这样的警告,现在希望消除它们,即使它们不影响性能。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

24

帖子

0

粉丝