发新帖我要提问
返回列表
打印

关于5V容忍IO 的 VDD_FT 的看法

[复制链接]
5812|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AIRWILL|  楼主 | 2008-1-18 19:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
IO, 二极管, sd, 芯片测试, ESD二极管
关于5V容忍IO 的 VDD_FT 的看法

根据我对手上的芯片测试,发现所谓5V承受的 IO 口,就是对 VDD 脚的那个 ESD 二极管有 1.7V 以上的电压(我用万用表测试的结果大约是1.9V)所以可能那对 VDD 的二极管是3个二极管的串联.
为了方便(节省二极管), 把所有管脚的这三个二极管中靠近 vdd 的那二个二极管共享,然后这共享的连接点就成为 VDD_FT 了.

使用特权

评论回复 赏
沙发
60岁老头| | 2008-1-18 20:16 | 只看该作者

AIRWILL作了实事，应该学习。

   最好画个图，估计文字说明，帖子一晃就过去了。画个图，更多人明白。是好事。

使用特权

评论回复 赏
板凳
McuPlayer| | 2008-1-18 20:18 | 只看该作者

哈哈

N个二极管并联，再和一个二极管串联

我推测应该是楼主说的第一种情况，按照IC的制程，放几个PN结束比到处拉线节约资源（dice面积），跟我们layout不太相同。

使用特权

评论回复 赏
地板
ijk| | 2008-1-18 21:32 | 只看该作者

1楼强的

说不定芯片真的是那样设计的...1楼至少给出了一种合理解释，呵呵

使用特权

评论回复 赏
5楼
香水城| | 2008-1-18 21:37 | 只看该作者

刚刚吃顿饭的功夫，你们就在这里华山论剑啦

开群英会呢？哈哈~~~~

使用特权

评论回复 赏
6楼
zeaphr| | 2017-3-17 15:51 | 只看该作者
这5V容忍IO，如果外部加1K上拉到5V，将该IO设为输入，IO电压能维持在5V吗？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AIRWILL

556

主题

17724

帖子

884

粉丝