请教关于STR710的HDLC使用的问题

只看该作者 · 2007-1-29 15:15

请问，我在介绍上面看到关于HDLC有两个独立的输入时钟，但是在管脚定义上却只找到了三个与HDLC相关的管脚，就是107(clock input),108,111.那么这个独立的时钟怎么体现呢？比较困惑。请尽快答复。谢谢。

只看该作者 · 2007-1-30 09:16

两个独立的输入时钟是指HDLC发送和接收时的时钟，HDLC在发送和接收是各自使用自己的时钟，在发送和接收时用户可以使用不同的频率。107（HCLK）在输出时作为时钟输出，在输入时作为外部时钟的输入。如果你事先设定好通讯的频率，可以不使用这个引脚。

关于独立的输入时钟