STM32的 FLASH 可以跑到72MHZ吗???

只看该作者 · 2007-7-23 16:05

在Flash的速度比CPU慢的情况下，并不能简单地说程序的执行是否有等待周期；请看下面的分析：

首先，STM32的内部Flash是组织成64位宽度，即每次可以读出64位；在Flash与CPU的取指队列之间有两个缓冲器，用于暂存Flash中取出的指令，见下图。

其次，STM32的指令有16位的也有32位的，指令是从图中绿色的缓冲器取出；当绿色缓冲器变空时，黄色缓冲器中的内容会被复制到绿色缓冲器中；这样取指与读取Flash互不干扰。

正因为STM32的指令有不同长度，所以程序执行的等待周期与程序的内容有关。

图一是假定所有指令都是16位的指令：
1）时刻t0时黄色缓冲器和绿色缓冲器都为空，此时CPU等待3个周期后，到时刻t1时才能读到指令；
2）时刻t1时绿色缓冲器被填满，黄色缓冲器仍为空，Flash控制器继续读取后续指令；
3）时刻t2时绿色缓冲器还有两个字节，黄色缓冲器被填满；此时因为两个缓冲器都有数据，读取Flash的操作暂停(图一中的绿色虚线框所示)；
4）当黄色缓冲器变空时，绿色缓冲器被复制到黄色缓冲器，同时恢复读取Flash的操作；
5）时刻t3时缓冲器的状态又变为上述第3）步的状态。

从以上分析可以看出，CPU的指令执行是没有等待周期的。但当执行跳转指令时，Flash缓冲器中的内容作废，系统回到了上述第1)步的状态。

图二是假定每三条指令中有两条16位的指令和一条32位的指令。这种情况下，如图所示，CPU的指令执行也是没有等待周期的。

图三是假定所有指令都是32位的指令，从图中可看出，CPU每执行两条指令，要插入一个等待周期。

上面的分析只是针对每个CPU周期都有取指操作的情况，而实际的操作中情况并没有这么简单，因为Cortex-M3的指令不都是单周期指令。

所以说，楼上各位的分析都对，但都不全面。实际的程序执行情况是受很多因素影响的，单纯静态的分析也是不现实的，因此才会出现这么多评测的标准和数据。我们应该以平均的性能指标作为参考的依据，而不是简单的有没有或有多少等待周期作为判断的依据。

只看该作者 · 2007-7-22 09:06

请看下面在13楼的详细分析。

只看该作者 · 2007-7-22 13:32

2万 · 2007-7-22 14:07

俺记得去年听课,FLASH最高也不超过60M.
而且NXP内部有128字的RAM缓存才能达到零等待.

只看该作者 · 2007-7-22 18:25

如果要等待，则103的72MHz意义岂不大？

只看该作者 · 2007-7-22 20:33

跑那么高的。

只看该作者 · 2007-7-22 22:48

NXP的基本上是零等待，在RAM及FLASH的运行速度一致

ST的也一致？

只看该作者 · 2007-7-23 09:28

而是肯定的零等待，在RAM的速度可以比在FLASH中快。

NXP内部有128字的RAM缓存才能达到零等待，是因为NXP的FLASH速度比较慢，为了能够保证数据流能够跟上ARM内核的速度，而ST的FLASH速度快，每次只需要读64bit就可以实现0等待运行。

1万 · 2007-7-23 10:17

回答是否定的。如果仔细看STM32的Demo程序就可以看到，跑在高频率时，必须插入等待周期。虽然要插入等待周期，101和103相比还是有差别的，72M的运行速度当然比36M要快。
至于跟NXP的 Arm7比较，72M的STM32当然比NXP 60M的Arm7快，60M的STM32也比NXP 60M的Arm7快。

只看该作者 · 2007-7-23 10:26

不可能吧,在flash中运行NXP是0等待的啊,STM32要插入等待周期,假如插入1个等待周期,STM实际上是30MHz,可能比60MHz的快吗?

感觉这个问题搞的有点乱了,其实我们关心的是在flash中运行是不是0等待,而不是flash是不是0等待.

只看该作者 · 2007-7-23 11:13

在RAM的速度可以比在FLASH中快。
如果是在RAM中快,那么FLASH就不是零等待了.

1万 · 2007-7-23 15:06

回答是肯定的。这句话虽然不是100％成立，但应该在90％的情况下都成立。那10％不成立的情况是：代码全部使用汇编语言。
60M的STM32也比NXP 60M的Arm7快，这主要得益于内核的优势，STM32使用的是
最新的CortexM3内核，与Arm7相比优势明显。CortexM3使用的是16位和32位混合的Thumb2指令集，架构是哈佛结构，而Arm7的架构是冯诺伊曼结构。所以即使Flash的接口只有64位，那么60M的STM32也能轻松地快过NXP 60M的Arm7。