USBCLK 来源 简析

[复制链接]
4869|2
 楼主| americ 发表于 2008-1-28 16:12 | 显示全部楼层 |阅读模式

USBCLK一般是48MHz,4倍采样USB2.0FS的12M.(2.0HS无需这样,呵呵)

而我们常用的XTAL,4-16MHz(对于STM32。   即使其他芯片,也较少超过25M)


所以,一般的芯片,USBCLK来自于PLL.


而PLL的时钟来源,可以是HSE或者HSI。

由于片内RC  HSI不够准确,PLL及相关校正机制缺乏(有两种校正方法呢,可惜STM32都没有)。

所以STM32的USBCLK只能从HSE晶振--->PLL产生。

香水城 发表于 2008-1-28 16:19 | 显示全部楼层

谢谢楼主,这部分确实在文档中没有明确说明

将通知文档部门,在下次更新文档时写清楚。
ICdandan 发表于 2008-2-27 13:00 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

48

主题

288

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部