FPGA画面拼接方案

只看该作者 · 2015-8-26 22:15

现有一个项目，需要把4路VGA信号，每一路1920*1080，拼接成一路4K@60Hz超高清信号3840*2160输出。
这种情况需要用哪种级别的FPGA能够实现，大家给个建议。需要用到哪些资源？

只看该作者 · 2015-8-29 14:04

想法是好的，实现起来难度太大。
原因：
1.每路VGA带宽4.5G，4路带宽18G，4K@60Hz也是18G，要求缓存带宽36G，用16位DDR3芯片2片还要跑到1333；
2.4K@60Hz需要HDMI2.0传输，市面上有2.0产品但是却找不到2.0接口芯片，就算你做成了，输出也是个问题
解决办法1：
不用FPGA，找到一款集成芯片解决问题。
解决办法2：
找到一款4入4出的图像拼接器（这个市场上很多），输出4路870*2160的DVI信号，保证4路DVI信号是同步的。用一片FPGA，xc7a15就成，不需要缓存就把4路DVI合成一路HDMI2.0信号或者DP信号，从FPGA直接送出来，再经过一级HDMI repeater 就可以输出了。当然这个板子也可以做到拼接器里面。
解决办法3;
降低指标，做4K@30Hz输出，输入输出信号带宽都降低了一半，总带宽18G，用16位DDR3芯片1片跑到1333，或者2片跑到800就成。FPGA可以选择ecp3-35或者70，视频输出可以直接FPGA出，也可以加个接口芯片。HDMI1.4的接口芯片相对好找

只看该作者 · 2015-9-4 19:39

有难度。还要哦在考虑一下

只看该作者 · 2015-9-4 20:48

ar_dong 发表于 2015-8-29 14:04
想法是好的，实现起来难度太大。
原因：
1.每路VGA带宽4.5G，4路带宽18G，4K@60Hz也是18G，要求缓存带宽36G ...

这个4.5G是怎么算的呢？
4K@60Hz带宽3840*2160*60Hz*18（色深）=8.9GHz

只看该作者 · 2015-9-7 23:44

算带宽应该按照pclk算，这个是峰值带宽。色深通常24位。
我算的忘记乘以0.8了。4.5G是1080p hdmi信号带宽，转为数字之后乘以0.8，应为3.6G。

只看该作者 · 2015-9-8 09:08

DDR3带宽应该不是问题，按ar_dong的算法，即使是36G的带宽，我们用外部双通道DDR3，每个都是64bit,DDR3-1600，你算一下带宽，应该富裕很多了。
HDMI2.0的芯片应该也会有，可以看看 Sil9777 这家芯片公司的网站。
这个案子用kintex-7应该很富裕。

只看该作者 · 2015-9-8 09:57

本帖最后由 feihufuture 于 2015-9-8 10:01 编辑

zhongxon 发表于 2015-9-8 09:08
DDR3带宽应该不是问题，按ar_dong的算法，即使是36G的带宽，我们用外部双通道DDR3，每个都是64bit,DDR3-160 ...

你的K7板子，没多少公司用得起。。。。

请原谅我的无知，我想问一下：外部双通道DDR3，每个都是64bit,DDR3-1600

这个双通道怎么理解？每个通道64bit是怎么来的？
4颗16位的DDR3构成一个通道，2个通道共用低位地址线，由最高位地址线来选通其中的一个通道，是这么个意思把，
DDR3-1600(实际内存核心的频率，DDR3-1600 只有 200 MHz)
1600 是我们一般讲的等效频率
DDR 内存的等效频率是时钟频率 x2

只看该作者 · 2015-9-11 13:03

双通道的DDR3，没有任何地址线和数据线和控制线共用。两个通信完全独立。
对于FPGA内部，软件部分，会对两个DDR3控制器统一编址。
对于用户逻辑部分，各自使用各自的DMA实现数据读写。
DDR3-1600,指的是时钟是800MHz，由于是双沿读写数据，所以数据率是1600.
实际我在-2的K7上做到了DDR3-1800，时钟是900MHZ，也很稳定，Xilinx的FPGA真不是吹的。:)