发新帖我要提问
返回列表
打印

JTAG接口的差异

[复制链接]
2592|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
runmo420|  楼主 | 2009-1-20 15:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
JTAG接口, ST, 电路, STM, develop
  对于STM3F10X的JTAG接口，在官方文档（《STM32F10xxx hardware development:getting started》）有说明中，JNTRST、JTDI、JTMS/SWDIO、TCK/SWCLK，这些脚内部已经有上拉和下拉，并且，该文档中的JTAG接口连接电路中也没有另外对这些引脚上拉、下拉，但是，好多开发板的电路原理图中为什么还要加上上拉和下拉电阻呢？是不是仿真器不同，另需加上下拉？
  望高手指点，多谢！

使用特权

评论回复 赏
沙发
a1z26| | 2009-1-21 08:04 | 只看该作者

关注中

使用特权

评论回复 赏
板凳
zkr| | 2009-1-27 21:57 | 只看该作者

Re

电路设计Rule N：不要过于相信片内的上下拉，看得见的电阻更可靠。
另外，如果产品需要封掉JTAG，需要外部电阻来。

使用特权

评论回复 赏
地板
jjldc| | 2009-1-28 11:32 | 只看该作者

re

3楼： Re

电路设计Rule N：不要过于相信片内的上下拉，看得见的电阻更可靠。
另外，如果产品需要封掉JTAG，需要外部电阻来。
------------------

如果不相信片内上下拉，那片内ADC、定时器呢？ 这理论有问题啊

使用特权

评论回复 赏
5楼
uuchy000| | 2009-2-6 11:28 | 只看该作者

re

我估计是习惯使然,老型号的芯片(比如arm7早期的)不带内部上拉或下拉,需要外部自解,后面开发的自然都习惯性的加上了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

runmo420

48

主题

142

帖子

0

粉丝