21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 为啥单片机输出脉冲驱动CYCLONE普通IO正常，驱动CLK引脚 ...
返回列表 发新帖我要提问

为啥单片机输出脉冲驱动CYCLONE普通IO正常，驱动CLK引脚不行？

[复制链接]
1199|1
 楼主| chinaitboy 发表于 2015-9-12 14:50 | 显示全部楼层 |阅读模式
cyclone, IO, 脉冲驱动, 单片机, 引脚
用cy7c68013的IFCLK输出48M时钟，驱动CYCLONE 3的普通IO脚，工作正常，而驱动CLK引脚（包括CLK0，CLK2），工作不正常。不知道FPGA的CLK输入脚，对信号有什么要求，除了使用有源晶振外，使用其他时钟可以吗？包括单片机的输出引脚。
回复

收藏 举报

相关帖子
 楼主| chinaitboy 发表于 2015-9-12 14:54 | 显示全部楼层
想使用内置的PLL，但PLL的时钟输入只能在CLK0，CLK1，CLK2，CLK3之间选择一个，不能使用普通IO引脚
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

chinaitboy

228

主题

729

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部