发新帖我要提问
返回列表
打印

上拉至高电平的I/0口一配置为开漏输出就被拉低

[复制链接]
1864|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mzscg|  楼主 | 2008-9-11 17:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
电平, 开漏输出, 电阻, I/O
我的几个I/0上拉2.3K的电阻到高电平, 

但程序一旦执行到配置这些I/O为开漏输出,就将电平拉低了.

这是什么原因呢?

使用特权

评论回复 赏
沙发
simon21ic| | 2008-9-11 20:46 | 只看该作者

我这里也法相这个问题

有几块(少数)芯片，开漏输出控制LED，发现开漏了还能吸收电流，LED微亮。芯片引脚补焊一下就好了(LED不量)，过一段时间(几分钟)同一块板时间又出现这个问题(LED慢慢变亮)。出问题的引脚都是PA14，PA15也同样方式控制LED，缺没有发生过一次问题。SWJ_JTAG接口已经关闭。
其他几块芯片没有这个问题。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mzscg

51

主题

234

帖子

0

粉丝