输入阻抗该怎算？对于：输入电路是1K的电位器，两端接3.3v和地，抽头接到AD的输入通道－－－输入阻抗的计算很简单，当电位器调节到中间位置时，它的输出阻抗最大，为500//500欧姆；当电位器调节到其它位置时，输出阻抗比中间位置来得小，比如可能是800//200欧（800并联200等于160欧），或者900//100欧（900并联100等于90欧）等等...
电位器的输出阻抗就是STM32所期望的Rain。
根据STM32的Rain表格，在允许的最快的fADC（14M）下面，即使采用最快的Ts=1.5（对应的Rain为1.2k），电位器的输出阻抗最大值250欧也符合这一要求。为了保险起见，可以采用Ts=7.5（对应的Rain为10k），这样电位器的输出阻抗带来的影响就可以忽略了。
由此可见，LZ的主要问题不是阻抗匹配问题。我估计主要问题是电源去耦问题（包括Vdda和Vref的去耦），或者使用的外部基准的问题。
|
楼主
