不上电时，从端口吸入电流，算不算BUG!

只看该作者 · 2009-5-25 22:16

我的板子已经掉电了，但是和别的板子的信号线却没有断开，STM32通过信号线吸入电流，量了一下有5mA多。应该是从IO吸入，流到VDD，以流到其它器件上去了。据说STM32的IO上的钳位二极管允许通过的电流仅为4mA，常此以往，我的STM32是不是要废掉？谁有啥好办法？

只看该作者 · 2009-5-26 12:59

不上电时，从端口吸入电流，算不算BUG!

我的板子已经掉电了，但是和别的板子的信号线却没有断开，STM32通过信号线吸入电流，量了一下有5mA多。应该是从IO吸入，流到VDD，以流到其它器件上去了。据说STM32的IO上的钳位二极管允许通过的电流仅为4mA，常此以往，我的STM32是不是要废掉？谁有啥好办法？

如果是这样我的芯片可能就是这样烧毁的

1万 · 2009-5-26 15:34

数据手册上有端口的电气特性数据。

2万 · 2009-5-26 17:05

只看该作者 · 2009-5-26 18:04

大牛们，想想办法啦

2万 · 2009-5-26 19:08

IO口的倒灌，是保护二极管在起作用

IO口的电压高于VDD在IC工艺上这是不允许的

另外，早年的CMOS芯片是不敢用手摸的，要扎在专用的导电泡沫上，为啥？
现在的CMOS芯片可以随意用塑胶管装，给客户样片一般用名片+透明胶带做载体
这是那个二极管的作用之一

chunyang兄讲过几次的闩锁效应，如果每个这个二极管，出现的几率那是几个数量级的增大。

只看该作者 · 2009-5-26 22:39

采用了这项技术的IC，可以允许IC的IO端子先于电源端子加信号。STM32应该不属于这类IC，不过适当的借助外部电路，还是可以实现等效的功能。

1万 · 2009-5-27 01:25

很明显在端口上有2个保护二极管。

只看该作者 · 2009-5-27 11:45

因为有了这个二极管，所以才有了所谓的吸入电流。

1万 · 2009-5-27 11:49

可能要惹火的(看看8楼的解释)，呵呵~~~~~~~

只看该作者 · 2009-5-27 12:01

就没别的办法解决ESD?

只看该作者 · 2009-5-27 12:59

看来用5V兼容的时候得算好电流串个合适的电阻.

1万 · 2009-5-27 13:52

10楼贴图下面的小注清楚地说明了这一点。

只看该作者 · 2009-5-27 13:59

5V容忍的引脚上面那个保护二极管接的电平与VDD有何不同？

2万 · 2009-5-27 15:48

3个硅PN结的压降就是1.8V了,加上VDD的3.3V,不就可以做到5V的Tolerance了

当然还有其它的法子，不过因远远偏离了STM32的范畴，就不适合在这里讨论了

只看该作者 · 2009-5-27 15:52

硬件设计时需要考虑的

只看该作者 · 2009-5-27 15:56

谢谢解答，长知识了。不过，既然这样做可以做到5V Tolerance，为什么不把所有的管脚设计成这样？而是有选择的？

只看该作者 · 2009-5-27 16:13

而灌电流直接影响模拟部分的性能.所以3.3v的器件至少AD口不宜5v tollerance

只看该作者 · 2009-5-27 22:00

5V tollerance 真的会有灌电流吗？有多大？

不上电时，从端口吸入电流，算不算BUG!

spi 并联

4楼说的对，你可以看看STM32的参考手册上IO端口配置图

这个特性可说是IC的普遍特性.

这还真是个问题

没这个问题的芯片肯定有大问题

IC设计中，有个技术叫支持热插拔技术

这是STM32的IO端口构造图

就是这个东西惹的祸

哈哈，没有了这个二极管，惹的祸更大

只能“鱼和熊掌”？

那么所谓的兼容5V逻辑,就肯定存在有电流流过这个二极管的

对于5V容忍的引脚，上面那个保护二极管接到的电平不同

如何不同？

把原拉到VDD的管子换成用3个PN结就可以FT了

芯片都是这样

原来如此

5v tollerance 是以有灌电流为代价的

楼上说法对吗？

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

技术导师奖章