向香版主请教：STM32抗干扰能力的问题

只看该作者 · 2009-1-15 23:40

    一直没搞明白STM32的抗干扰能力如何（我用的是STM32F103ZET6）...查了N多数据手册及应用笔记也只发现关于抗ESD能力的介绍（2000V/500V）...
    虽然抗干扰最主要还是靠外围硬件，但如果处理器本身“弱不禁风”，只是一味得将抗干扰措施都推给外围电路，甚至连微量的辐射耦合都能导致“死机”现象，那就相当可怕了...
    现在我弄不明白的主要是如下一些问题：
    1，供电电源纹波最大忍受能力（也就是超过多少mVp-p会出问题？）
    2，普通FT与非FT的IO口在承受多大的尖峰电压/浪涌电流时会导致“死机”？
    3，多大的尖峰电压/浪涌电流持续多久会打坏IO口？
    4，假设目前用干扰源（仪器）产生±4000Vp-p，1ns上升沿尖峰脉冲，未采取任何抗干扰措施，直接叠加在220VAC上打入系统内部，那么正常情况下只要是MCU都该死机了- -...然后就是内部号称“独立的硬件看门狗”能否将系统拉回运行状态呢？之前我用的一款ARM7，如此干扰叠加后直接死机，软件看门狗完全失效（中断都进不去了）..

只看该作者 · 2009-1-16 10:35

只看该作者 · 2009-1-17 09:47

只看该作者 · 2009-1-18 17:12

EMC设计是一门艺术，多走一根线与少一根线往往差别相当大，

只看该作者 · 2009-1-18 18:34

    但是上百条线，谁能确保每根线都“完美”？并且来自电源的尖峰及浪涌，即使有相关的防护，也只能做到【衰减N个dB】，有谁能说【完全消除】？
    这时候MCU的抗干扰就体现出其重要性了，因为【衰减N个dB的干扰信号】如果超过MCU的承受能力，直接造成的结果就是——死机
    那么如果IC本身抗干扰能力足够强的话，可以完全无视此类经过衰减的干扰信号，那么在这里应用【即使抗干扰性能超级差的MCU都不死机的EMC设计】，得到的可靠性势必会上一个台阶。
    因为本人目前搞的是工业级产品设计，所以可靠性是放在第一位的，若单单靠【即使抗干扰性能超级差的MCU都不死机的EMC设计】来抵挡一切干扰，这里假设能够通过三级电快速脉冲群测试，那么四级该怎么办？既然是考虑得万分周全的EMC设计，那么想必可改进空间已经不大了吧？
    但如果MCU自身的抗干扰性能极强，用【一般的EMC设计】也能达到上面的效果，那么适当改进EMC设计就能顺利通过四级，两者区别可就大了..

1万 · 2009-1-19 10:02

MCU的抗干扰能力不是这样测的。一般来说，对整机设备进行抗干扰测试，常用的指标是ESD（静电干扰，Electric Static Discharge?）和EFT（快速瞬变干扰，Electric Fast Transient?），我记得STM32的data sheet中这两项指标都给出了。

至于：
1，供电电源纹波最大忍受能力（也就是超过多少mVp-p会出问题？）
这个问题可以参考Vdd允许的电压范围，对于数字电路部分相应的忍受能力应该是比较强的，但如果用了模拟部分（比如ADC），那么给MCU供电应该经由LDO之类的稳压电路才比较合理。

2，普通FT与非FT的IO口在承受多大的尖峰电压/浪涌电流时会导致“死机”？
3，多大的尖峰电压/浪涌电流持续多久会打坏IO口？
这两个指标有什么单片机给出了吗？

4，假设目前用干扰源（仪器）产生±4000Vp-p，1ns上升沿尖峰脉冲，未采取任何抗干扰措施，...
这样的干扰（1ns上升沿尖峰脉冲）似乎属于非标准的吧？

只看该作者 · 2009-1-19 10:22

被很多人鄙视的AT89S5X系列芯片，人家被做到了PLC里，其它的俺不说了，免得挨太多砖：（

只看该作者 · 2009-1-19 23:12

因为我的设计采用了不间断电源供给，所以若连硬件看门狗都无法将芯片复位的话会很让人困扰的...4000V,1ns确实是非标准的，主要是为了留些余量，此外我还有个比较贪婪的想法：通过的是公安部那个20000V的（类似汽车打火）干扰测试，目前ESD问题到不大，贴个标签“禁止触摸”那么就只要在入口处稍加处理既可，死就死在FET上...也只好先试着做块板看看效果如何了...之前那个ARM7是让我郁闷无比...
话说...AT89S5X抗干扰性还不错的嘛，何必鄙视呢...