打印
[电路/定理]

【值得深入探讨】上下拉电阻大小计算

[复制链接]
1404|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
EESKILL|  楼主 | 2015-9-22 09:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
上下拉电阻大小计算,一直很困惑,这些大小计算来路,还恳请各位帮忙引导~~决定因子有那些.值得大家深入,问过公司好多同事,都说不出所以然.

网友1:上拉或下拉取值一般选常用容易找到的阻值基本上就可以了比如4.7K 10K之类的 因为4.7K这种阻值市场上容易买到而且又便宜所以被广泛采用到上拉,上拉或下拉功能上也就是给一个电平信号0或者1给mcu的输入pin端口,使他在默认情况下保持一个初态。有的上拉或下拉是为了稳定信号或者补偿信号的电平,使信号高电平在长距离不低于Vcc,信号低电平不高于参考地等等。以上仅个人之见。
网友2:应该是根据电流来计算上拉或下拉电阻的阻值。
网友3:完全取决你的系统设计呢. 这同时取决你的设计理念与芯片手册中IO电流驱动能力. 首先, 4.7k 与 10k 比较就意味着 *2 的功耗. 比方说在一个 5v 的系统下. 上拉下拉工作时, 可能的功耗就是 5V/10k = 0.1ma. 整整 100uA, 在手持系统设计中, 已经不容小觑了. 100k 的上拉下拉我较少看到, 是否因为驱动能力太弱, 为 0.01ma 的量级. 一般来说, 在电压驱动模式的电路中, 100k 电阻被使用吧. 但是不是说, 这样我们就一味选择 10k 电阻呢, 也不是, 我曾在一个项目中遇到一个现实的例子, 驱动一颗逻辑IC, 74HC138D 时, 10k 上拉失败, 必须选用 4.7k. 所以楼上2个发言综合来看就对了。
作者回复:谢谢各位理论和实践回答,综合上面例子应该是I2C 和JTAG上拉与下拉问题,百度有相关答案.
网友4:呵呵。我感觉这要看你的具体应用。1楼的说法我比较赞同,不能一概而论。这与你的负载等是有关系的。需要满足相应的电平标准,时序,还有驱动能力等。不是一概而论的。但是可能存在一种情况,比如I2C的上拉电阻,他的选取范围是比较宽的。(不考虑功耗的条件下)
作者回复:功耗与速度及初试化需求,一个热情大哥的总结.

相关帖子

沙发
mentor55=5| | 2015-9-22 14:12 | 只看该作者
上拉下拉。

谢谢大家!

应该说的是OC门或OD们。

数字电路的信号传递并不需要上拉下来。

按键输入可以上拉或下拉。

有人说CMOS电路输入端应该上拉下拉。

事实上肯定无此必要属于多次一举。

再次感谢大家!

使用特权

评论回复
板凳
lifevast01| | 2015-9-22 21:04 | 只看该作者
时序,驱动电流  这是最重要的

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

12

主题

14

帖子

1

粉丝