那种情况下产生的方波的抖动最小？

发表于 2009-1-14 01:40

假定一个10MHZ的正弦波，其相位噪声为-150dBc@1KHZ，要使它变成一个方波（不考虑方波占空比，只针对产生的方波的jitter这个参数）

对如下的两个方案：

1、通过一高速比较器-》输入74AHC14-》方波
2、直接通过74AHC14-》方波

这两种情况那一种出来的方波的抖动小？

谢谢～～～～～～～～

发表于 2009-1-14 01:45

发表于 2009-1-14 01:57

假如我手上只有一个10HZ，很纯的正弦波，只能用它来得到一个10HZ很小抖动的方波～～～～

用刚才的方案哪种好？
感觉一般的比较器对输入信号的SLEW RATE有一个要求，不然输出会不稳，抖的厉害，或者是输出状态会胡乱的反转？

不晓得则么低的频率过逻辑门行不，好像逻辑门对输入信号的SLEW RATE也有要求？

发表于 2009-1-14 02:08

如果在过零处翻转，那里正弦低斜率最大，当然最不稳定。因此，如果迁移到别的位置去翻转，我觉得要稳定得多。

理论上，在斜率为0的时候翻转最好，可是，恐怕有点不幸，用不上这个点吧？

发表于 2009-1-14 11:17

我怎么觉得在斜率为最大的（过零处）时候翻转最好？

个人认为，如果高速比较器的速度足够高，就是方案1较好，否则就是方案2较好，
至于输入信号频率很低，如上面所说的10Hz而不是10MHz的话，则采用带施密特触发的门电路较为合适。

发表于 2009-1-14 16:31

车速快，就越不好驾驽。路线就不那么容易准确。

发表于 2009-1-14 21:46

数字器件在过渡区是P/N管都导通的，处在线性状态
虽然施密特输入型的利用正反馈加速翻转过程，这一点仍然没变
而且设计上就只需要重视饱和点，不需要重视临近点

比较器就不一样，合理设计的比较器本身就主要考虑平衡位置附近的特性

另外，数字器件的瞬间尖峰干扰也可能从电源和地这些硬环节影响信号质量

发表于 2009-1-15 00:09

同样的～～
一般专用时钟驱动芯片是做了什么优化？

比如我一路1MHZ的很纯的方波时钟信号输入，同时需要输出几路时钟，一般有专用的时钟驱动，缓冲的芯片，但是～～

如果将同样的时钟通过高速的逻辑门电路的效果是不是一定就比通过专用的时钟驱动、缓冲芯片差？

那种情况下产生的方波的抖动最小？

相关帖子

应该是门限稳定和快速转换的才小吧

～～

我觉得这也有个策略问题

iC921的观点是怎样理解？

这种事，和开车一样

直觉 74AHC14 抖动大

那么～～有一个小疑问

浏览过的版块

精华达人奖章

技术导师奖章

欢快之小溪

伴坛终老

核心会员奖章

沉静之湖泊

技术奇才奖章

经常做客