发新帖我要提问
返回列表
打印

请教：PROTEL中的CLEARANCE CONSTRAINT如何灵活设置

[复制链接]
2046|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小研究|  楼主 | 2015-9-24 21:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
protel, Constraint, clearance, PCB, 信号
我在设计一款带有高压但又对空间颇为在意的PCB。假设在设计PCB时有这样一个需求：NET A、B、C都是高压信号，相对其他信号都有较大的爬电距离，假设爬电距离要求设置为100mil，但ABC之间的电压却很小，无需过大的爬电距离，彼此之间只需要10mil。此时应该怎么设置PROTEL中的CLEARANCE CONSTRAINT呢？
谢谢。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
小研究|  楼主 | 2015-9-25 09:14 | 只看该作者
坐等。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小研究

153

主题

869

帖子

8

粉丝