发新帖我要提问
返回列表
打印

VHDL 变量variable的相减

[复制链接]
611|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wajtmusic|  楼主 | 2015-9-27 22:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Variable, VHDL, ge, AN, integer
在进程里面定义两个变量a、b并在进程其它地方给变量赋了初值a:=5000000; b:=40000;，然后执行语句a:=a-b; 想问一下，变量可以进行这样的减法运算吗？用modelsim进行仿真，仿真输出正确，但是把编译后的程序下载到FPGA上面的时候，竟然发现运行输出是不正常的？

VARIABLE a:INTEGER RANGE 0 TO 500000:=0;       
VARIABLE b:INTEGER RANGE 0 TO 40000:=0;

a:=5000000;
b:=40000;

a:=a-b;

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wajtmusic

263

主题

754

帖子

2

粉丝