I2C类模块走线注意事项

只看该作者 · 2015-9-28 22:13

本帖最后由 huihui520 于 2015-9-28 22:16 编辑

I2C总线线路的走线方式
　　一般来说走线必须使总线线路的串扰和干扰最小。
　　如果PCB 板的总线长度或带状电缆超过10cm，包括VDD 和VSS 线配线方式必须是：
　　SDA _______________________
　　VDD _______________________
　　VSS _______________________
　　SCL _______________________

　　如果只有VSS 线那么配线方式必须是：
　　SDA _______________________
　　VSS _______________________
　　SCL _______________________
　　如果PCB 用了VSS层和VDD层,VDD和VSS 线可忽略。

　　如果总线线路是双绞线，每条总线都可围着VSS 绕；另一种方法是SCL 线围着VSS 绕SDA 线围着VDD 绕。后者必须在两条双绞线的末端连接一个电容，使VDD 线和VSS 线解耦。我个人理解推荐前者的方法，效果会更好些。更详细的看附件中周立功的文档。

只看该作者 · 2015-9-28 22:19

1992 I2C 总线规范的这个版本有以下的修正
•  删除了用软件编程从机地址的内容因为实现这个功能相当复杂而且不被使用
•  删除了低速模式实际上这个模式是整个I2C 总线规范的子集不需要明确地详细说明
•  增加了快速模式它将位速率增加4 倍到达400kbit/s 快速模式器件都向下兼容即它们可以在0~100kbit/s的I2C 总线系统中使用
•  增加了10位寻址允许1024个额外的从机地址
•  快速模式器件的斜率控制和输入滤波改善了EMC性能注意100kbit/s的I2C 总线系统或100kbit/s器件都没有改变

只看该作者 · 2015-9-28 22:19

版本2.0-1998
I2C 总线实际上已经成为一个国际标准在超过100 种不同的IC上实现而且得到超过50家公司的许可但是现在的很多应用要求总线速度更高电源电压更低这个更新版的I2C 总线规范满足这些要求而且有以下的修正
•  增加了高速模式Hs模式它将位速率增加到3.4Mbit/s Hs模式的器件可以和I2C 总线系统中快速和标准模式器件混合使用位速率从0~3.4Mbit/s
•  电源电压是2V 或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求而且保持和电源电压更高的器件兼容
•  快速模式输出级的0.6V 6mA 要求被删除
•  新器件的固定输入电平被总线电压相关的电平代替
•  增加了双向电平转换器的应用信息

只看该作者 · 2015-9-28 22:20

版本2.1-2000 I2C 总线规范的V2.1版有以下微小的修改
• 在Hs模式的重复起始条件后可以延长时钟信号SCLH 见13.2 节的图22 25和32
• Hs模式中的一些时序参数变得更随意

只看该作者 · 2015-9-28 22:21

是I
2
C 总线的一些特征
•  只要求两条总线线路一条串行数据线SDA 一条串行时钟线SCL
•  每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地
址主机可以作为主机发送器或主机接收器
•  它是一个真正的多主机总线如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁
防止数据被破坏
•  串行的8 位双向数据传输位速率在标准模式下可达100kbit/s 快速模式下可达400kbit/s 高速
模式下可达3.4Mbit/s
•  片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整
•  连接到相同总线的IC数量只受到总线的最大电容400pF 限制

只看该作者 · 2015-9-28 22:22

符合I2C 总线的IC允许系统设计快速向前推进直接从功能结构图到原型此外由于它们直接剪
贴到I2C 总线没有任何额外的外部接口所以允许简单地通过从或者向总线剪贴或不剪贴IC
来修改或升级原型系统
符合I2C 总线的IC还有一些功能特别吸引设计人员
•  结构图的功能模块与实际的IC对应设计快速从结构图向最后的原理图推进
•  不需要设计总线接口因为I2C 总线接口已经集成在片上
•  集成的寻址和数据传输协议允许系统完全由软件定义
•  相同类型的IC经常用于很多不同的应用
•  由于设计人员快速熟悉了用兼容I2C 总线的IC表示经常使用的功能模块使设计时间减少
•  在系统中增加或删除IC不会影响总线的其他电路
•  故障诊断和调试都很简单故障可被立即寻迹
•  通过聚集一个可再使用的软件模块的库减少软件开发时间除了这些优点外符合I2C 总线的CMOS IC 还向设计者在特别吸引的可移植装置和电池供电系统方面提供了特殊的功能它们都有
•  极低的电流消耗
•  抗高噪声干扰
•  电源电压范围宽
•  工作的温度范围广

只看该作者 · 2015-9-28 22:29

介绍I2C 总线规范
对于面向8 位的数字控制应用譬如那些要求用微控制器的要建立一些设计标准
•  一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和I/O 扩展器组成
•  系统中不同器件的连接成本必须最小
•  执行控制功能的系统不要求高速的数据传输
•  总的效益由选择的器件和互连总线结构的种类决定
产生一个满足这些标准的系统需要一个串行的总线结构尽管串行总线没有并行总线的数据吞吐能力
但它们只要很少的配线和IC连接管脚然而总线不仅仅是互连的线还包含系统通讯的所有格式和过程
串行总线的器件间通讯必须有某种形式的协议避免所有混乱数据丢失和妨碍信息的可能性快速器
件必须可以和慢速器件通讯系统必须不能基于所连接的器件否则不可能进行修改或改进应当设计一
个过程决定哪些器件何时可以控制总线而且如果有不同时钟速度的器件连接到总线必须定义总线的
时钟源所有这些标准都在I2C 总线的规范中

只看该作者 · 2015-9-28 22:30

总线的概念
I2C 总线支持任何IC 生产过程 NMOS CMOS 双极性两线――串行数据SDA 和串行时钟SCL 线在连接到总线的器件间传递信息每个器件都有一个唯一的地址识别无论是微控制器 LCD驱动器存储器或键盘接口而且都可以作为一个发送器或接收器由器件的功能决定很明显LCD驱动器只是一个接收器而存储器则既可以接收又可以发送数据除了发送器和接收器外器件在执行数据传输时也可以被看作是主机或从机见表1 主机是初始化总线的数据传输并产生允许传输的时钟信号的器件此时任何被寻址的器件都被认为是从机

只看该作者 · 2015-9-28 22:31

总线术语的定义
术语                                        描述
发送器                      发送数据到总线的器件
接收器                      从总线接收数据的器件
主机                         初始化发送产生时钟信号和终止发送的器件
从机                         被主机寻址的器件
多主机                      同时有多于一个主机尝试控制总线但不破坏报文
仲裁                         是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使报文不被破坏的过程
同步                         两个或多个器件同步时钟信号的过程

只看该作者 · 2015-9-28 22:37

I2C 总线是一个多主机的总线这就是说可以连接多于一个能控制总线的器件到总线由于主机通常是
微控制器让我们考虑以下数据在两个连接到I2C 总线的微控制器之间传输的情况见图2
这突出了I2C 总线的主机从机和接收器发送器的关系应当注意的是这些关系不是持久的只
由当时数据传输的方向决定传输数据的过程如下
1 假设微控制器A 要发送信息到微控制器B
•  微控制器A 主机寻址微控制器B 从机
•  微控制器A 主机发送器发送数据到微控制器B 从机接收器
•  微控制器A 终止传输
2 如果微控制器A 想从微控制器B 接收信息
•  微控制器A 主机寻址微控制器B 从机

只看该作者 · 2015-9-28 22:37

微控制器A 主机接收器从微控制器B 从机发送器接收数据
• 微控制器A 终止传输
甚至在这种情况下主机微控制器A 也产生定时而且终止传输
连接多于一个微控制器到I2C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据为了
避免由此产生混乱发展出一个仲裁过程它依靠线与连接所有I2C 总线接口到I2C 总线
如果两个或多个主机尝试发送信息到总线在其他主机都产生 0 的情况下首先产生一个 1 的
主机将丢失仲裁仲裁时的时钟信号是用线与连接到SCL 线的主机产生的时钟的同步结合

只看该作者 · 2015-9-28 22:48

总体特征
SDA和SCL 都是双向线路都通过一个电流源或上拉电阻连接到正的电源电压见图3 当总线空闲时这两条线路都是高电平连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能I2C 总线上数据的传输速率在标准模式下可达100kbit/s 在快速模式下可达400kbit/s 在高速模式下可达3.4Mbit/s 连接到总线的接口数量只由总线电容是 400pF 的限制决定