高手请进

发表于 2008-1-16 11:40

我做一个4位全加器,编写好源程序后,自己写了测试源程序,在stiulus Editor中导入测试文件adder_tp.v后,在simulation Modesim中总出现如下图提示,请哪位高手帮忙指点迷津,谢谢! 

发表于 2008-1-16 15:15

    有可能是你激励文件的名称或者格式不对。<br />    软件是默认倒入Wave Former生成的激励文件的，所以建议你先用Wave Former生成激励文件，然后再在自动生成的激励文件里进行修改。这样肯定没有问题。

发表于 2008-1-17 10:15

谢谢!

[Actel FPGA] 高手请进