打印
[Actel FPGA]

布局布线后防真问题

[复制链接]
1368|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
钻石dog|  楼主 | 2008-1-22 14:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
zlgactel| | 2008-1-22 22:02 | 只看该作者

答复

    请大家仔细阅读开发板配套光盘中的Libero8.1快速入门中关于功能仿真和布局布线后仿真的注意点,在《Libero8.1快速入门》中明确指出
1.在功能仿真时,请把测试文件的模块名命令为testbench(注意大小写)不可命名为test_xx等,请统一这样命名
module testbench;
//...........
endmodule
2.在布局布线后仿真时,在调用子模块的顶层文件中,请把子模块名命名为“subblock_0”--subblock是子模块名,如子模块名为LED,在顶层文件中应该这样例化
module testbench;//假设这是顶层文件
//.......
LED LED_0(.A(),.B());//注意例化的名字是LED_0,不能是其它的名字
//......
endmodule

使用特权

评论回复
板凳
xiaocao007| | 2008-1-23 08:42 | 只看该作者

请问这样命名是HDL语言语法要求,还是软件的要求??

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

5

帖子

0

粉丝