请教版主

只看该作者 · 2008-1-23 23:55

在高级试验的Core8051中，p243页（实验教程），图5.7.4Core8051与程序存储器的连接中
Flash Memory ，Interface以及Core8051公用的是一个CLK时钟，但USER_CORE8051的顶丛文件中Core8051_ROM_Ctr的时钟确和Core8051不一致。

请问Core8051_ROM_Ctr是不是图5.7.4Core8051与程序存储器的连接那个图中的Interface？
如果是，为什他们的时钟不一致？
如果不是那Core8051_ROM_Ctr的作用是什么？

只看该作者 · 2008-1-24 09:46

这个其实是无所谓的，但是由于CORE51不能跑这么高的速度，所以要经过PLL将时钟降低到51能正常工作的范围内。而Core8051_ROM_Ctr的功能是简单的对busy信号进行调整，使其兼容8051的ROM反馈信号，这个模块的时钟是越快越好，这样调整出来的波形误差就越小。

只看该作者 · 2008-1-27 08:59

第一次是20号晚上交的，不知道是什么原因，居然没交上去，昨天公司的打电话给老师，才知道情况，今天又重新提交了一次。。

请教版主

相关帖子

时钟不一致

进度报告提交失误